| 1 |
1
압축된 비트 스트림을 가변 길이 디코딩, 역 양자화, 역 이산 코사인 변환, 움직임 보상을 수행하여 원 영상 신호로 복원하는 비디오 디코딩부; 다수개의 뱅크 구조로 되고, 각 뱅크의 메모리 맵을 필드 구조로 구성하여 휘도(Y)와 색차(CbCr) 신호를 각각 필드별로 저장하고 출력하는 DDR SDRAM; 그리고 비디오 디코딩된 데이터의 메모리 쓰기 억세스시 비디오 디코딩된 한 매크로 블록의 휘도(Y) 신호와 색차(CbCr) 신호의 화소들을 톱 필드는 톱 필드끼리, 바텀 필드는 바텀 필드끼리 재배치한 후 멀티 뱅크 쓰기 억세스를 통해 상기 DDR SDRAM에 저장하고, 움직임 보상이나 디스플레이를 위한 메모리 읽기 억세스시 멀티 뱅크 읽기 억세스를 통해 상기 DDR SDRAM에 저장된 데이터를 읽어오는 메모리 억세스 제어부를 포함하여 구성되는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 2 |
2
제 1 항에 있어서, 상기 메모리 억세스 제어부는적어도 2단의 파이프라인 구조로 되어, 비디오 디코딩된 데이터를 저장하는 쓰기 FIFO부와,상기 비디오 디코딩부에서 비디오 디코딩된 한 매크로 블록의 휘도(Y) 신호와 색차(CbCr) 신호의 화소들을 톱 필드는 톱 필드끼리, 바텀 필드는 바텀 필드끼리 재배치하여 상기 쓰기 FIFO부에 저장한 후 이를 멀티 뱅크 쓰기 억세스를 통해 상기 DDR SDRAM에 저장하기 위해 쓰기 FIFO부의 읽기/쓰기 어드레스와 DDR SDRAM 쓰기 어드레스를 생성하는 매크로 블록 쓰기 제어부와,적어도 3단의 파이프라인 구조로 되어, 상기 DDR SDRAM에서 읽어 온 데이터를 저장하는 읽기 FIFO부와,한 클럭 주기 동안 멀티 뱅크 읽기 억세스를 통해 상기 DDR SDRAM으로부터 컬럼 쌍의 매크로 블록 데이터를 읽어 와 읽기 FIFO부에 저장하기 위해 읽기 FIFO부의 읽기/쓰기 어드레스와 DDR SDRAM 읽기 어드레스를 생성하는 매크로 블록 읽기 제어부로 구성되는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 3 |
3
제 2 항에 있어서, 상기 매크로 블록 쓰기 제어부는 상기 비디오 디코딩부에서 비디오 디코딩되어 출력되는 매크로 블록 데이터를 압축하는 압축부를 더 포함하며, 압축된 한 매크로 블록의 휘도(Y) 신호와 색차(CbCr) 신호의 화소들을 다시 톱 필드는 톱 필드끼리, 바텀 필드는 바텀 필드끼리 재배치하여 상기 쓰기 FIFO부에 저장하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 4 |
4
제 2 항에 있어서, 상기 매크로 블록 쓰기 제어부는상기 DDR SDRAM에 저장할 매크로 블록의 압축시에 상기 압축할 매크로 블록을 두 개의 매크로 블록 단위로 압축한 후 상기 DDR SDRAM에 대한 쓰기 억세스를 제어하는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 5 |
5
제 2 항에 있어서, 상기 매크로 블록 읽기 제어부는 상기 DDR SDRAM에서 읽어 온 매크로 블록 데이터가 압축되어 있는 경우 이를 신장하는 신장부를 더 포함하여 구성되는 것을 특징으로 하는 비디오 디코딩 시스템
|
| 6 |
5
제 2 항에 있어서, 상기 매크로 블록 읽기 제어부는 상기 DDR SDRAM에서 읽어 온 매크로 블록 데이터가 압축되어 있는 경우 이를 신장하는 신장부를 더 포함하여 구성되는 것을 특징으로 하는 비디오 디코딩 시스템
|
