| 1 |
1
압축 부호화된 비디오 신호를 디코딩하기 위한 이동 방송 수신기의 비디오 디코딩 시스템에 있어서, 비디오 디코딩을 수행하기 위한 적어도 하나 이상의 버퍼 메모리, 상기 버퍼 메모리와의 데이터 입/출력을 통해 실제 비디오 디코딩을 수행하는 데이터 처리 부분을 적어도 하나 이상의 하드웨어 블록으로 분리하여 구성한 코프로세서들, 및 외부 메모리를 직접 억세스하기 위한 DMA는 하드웨어로 구성하고,상기 버퍼 메모리와 코프로세서들을 연결하기 위한 입/출력 스위치가 각 버퍼 메모리의 입/출력단에 연결되며, 상기 하드웨어로 구성된 각 버퍼 메모리, 각 코프로세서, DMA의 동작 제어 및 입/출력 스위치의 스위칭 제어는 프로세서에서 소프트웨어에 의해 수행되는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 버퍼 메모리의 입력단에 연결된 입력 스위치는 프로세서의 소프트웨어 제어에 의해 스위칭되어 코프로세서들 중 상기 버퍼 메모리에 데이터 쓰기를 할 코프로세서를 선택하는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 4 |
4
제 1 항에 있어서, 상기 버퍼 메모리의 출력단에 연결된 출력 스위치는 프로세서의 소프트웨어 제어에 의해 스위칭되어 코프로세서들 중 상기 버퍼 메모리로부터 데이터를 읽어 올 코프로세서를 선택하는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 5 |
5
제 1 항에 있어서, 상기 프로세서는 소프트웨어로 이루어지며, 버스를 통해 각 버퍼 메모리, 코프로세서, 입/출력 스위치, 그리고 DMA의 동작을 제어하는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 6 |
6
제 4 항에 있어서, 상기 코프로세서들은 공통된 버스 구조로 연결하고, 코프로세서들의 입/출력 데이터 인터페이스들은 버퍼 메모리 읽기/쓰기 인터페이스로 구성하여 버퍼 메모리들과 코프로세서들을 분리시키는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 7 |
7
제 6 항에 있어서, 상기 버퍼 메모리들 중 어느 코프로세서에도 연결되지 않는 버퍼 메모리에 저장된 데이터를 보호하기 위해서 읽기/쓰기 제어 신호들을 디제이블시키는 제로 신호 라인이 상기 공통된 버스 구조에 더 구비되는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 8 |
8
제 1 항에 있어서, 상기 버퍼 메모리는 코프로세서들에서 처리할 데이터 또는 처리된 데이터를 저장하기 위해 2포트 SRAM으로 구성되는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 9 |
9
제 1 항에 있어서, 상기 코프로세서들은 적어도 블로킹 필터, 인트라 예측, 인터 예측, 및 차영상 디코딩을 수행하기 위하여 하드웨어로 분리된 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 10 |
10
압축 부호화된 비디오 신호를 디코딩하기 위한 이동 방송 수신기의 비디오 디코딩 시스템에 있어서, 비디오 디코딩을 수행하기 위한 적어도 하나 이상의 버퍼 메모리;상기 버퍼 메모리와의 데이터 입/출력을 통해 블로킹 필터, 인트라 예측, 인터 예측, 및 차영상 디코딩을 수행하기 위하여 하드웨어로 분리된 다수개의 코프로세서; 상기 버퍼 메모리와 코프로세서를 연결하기 위해 각 버퍼 메모리의 입/출력단에 연결되는 다수개의 입/출력 스위치들; 및 외부 메모리를 직접 억세스하기 위한 DMA는 하드웨어로 구성하고,상기 다수개의 코프로세서와 DMA의 동작 제어, 다수개의 버퍼 메모리와 코프로세서로의 데이터 입/출력을 위한 상기 입/출력 스위치들의 스위칭 제어는 프로세서에서 소프트웨어에 의해 이루어지는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
| 11 |
10
압축 부호화된 비디오 신호를 디코딩하기 위한 이동 방송 수신기의 비디오 디코딩 시스템에 있어서, 비디오 디코딩을 수행하기 위한 적어도 하나 이상의 버퍼 메모리;상기 버퍼 메모리와의 데이터 입/출력을 통해 블로킹 필터, 인트라 예측, 인터 예측, 및 차영상 디코딩을 수행하기 위하여 하드웨어로 분리된 다수개의 코프로세서; 상기 버퍼 메모리와 코프로세서를 연결하기 위해 각 버퍼 메모리의 입/출력단에 연결되는 다수개의 입/출력 스위치들; 및 외부 메모리를 직접 억세스하기 위한 DMA는 하드웨어로 구성하고,상기 다수개의 코프로세서와 DMA의 동작 제어, 다수개의 버퍼 메모리와 코프로세서로의 데이터 입/출력을 위한 상기 입/출력 스위치들의 스위칭 제어는 프로세서에서 소프트웨어에 의해 이루어지는 것을 특징으로 하는 이동 방송 수신기의 비디오 디코딩 시스템
|
