| 1 |
1
출력노드에 접속되어 제 1 제어노드의 전압에 응답하여 상기 출력노드에 하이논리전압을 출력하는 풀-업 트랜지스터와;상기 출력노드에 접속되어 제 2 제어노드의 전압에 응답하여 상기 출력노드에 로우논리전압을 출력하는 풀-다운 트랜지스터와;상기 출력노드와 상기 풀-다운 트랜지스터의 제어단자 사이에 접속되어 제 3 제어노드의 전압에 응답하여 상기 풀-다운 트랜지스터를 다이오드로 동작시키는 제1 트랜지스터와;상기 제 1 내지 제 3 제어노드를 제어하는 제어부를 구비하는 것을 특징으로 하는 쉬프트 레지스터
|
| 2 |
2
제 1 항에 있어서,상기 풀-업 트랜지스터, 상기 풀-다운 트랜지스터, 상기 제 1 트랜지스터 및 상기 제어부를 각각 포함하는 다수의 스테이지를 구비하고;상기 스테이지들은 이전 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 출력노드에 하이논리전압을 출력하며 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 것을 특징으로 하는 쉬프트 레지스터
|
| 3 |
3
제 1 항에 있어서,상기 제어부는,고전위 공통전압을 상기 제 3 제어노드에 공급하여 상기 제 3 제어노드를 충전시키는 제 2 트랜지스터와;상기 제 1 제어노드의 전압에 응답하여 상기 제3 제어노드를 방전시키는 제 3 트랜지스터를 더 구비하는 것을 특징으로 하는 쉬프트 레지스터
|
| 4 |
4
제 3 항에 있어서,상기 제어부는,이전 단 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 고전위 공통전압으로 상기 제 1 제어노드를 충전시키는 제 4 트랜지스터와; 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 제 5 트랜지스터와;상기 제 2 제어노드의 전압에 응답하여 상기 제 1 제어노드를 방전시키는 제 6 트랜지스터와;상기 제 1 제어노드의 전압에 응답하여 상기 제 2 제어노드를 방전시키는 제 7 트랜지스터와;상기 이전 단 스테이지의 출력신호와 상기 스타트펄스 중 어느 하나에 응답하여 상기 제 2 제어노드를 방전시키는 제 8 트랜지스터를 더 구비하는 것을 특징으로 하는 쉬프트 레지스터
|
| 5 |
5
출력노드에 접속되어 제 1 제어노드의 전압에 응답하여 상기 출력노드에 하이논리전압을 출력하는 풀-업 트랜지스터와;상기 출력노드에 접속되어 제 2 제어노드의 전압에 응답하여 상기 출력노드에 로우논리전압을 출력하는 풀-다운 트랜지스터와;상기 출력노드와 상기 풀-다운 트랜지스터의 제어단자 사이에 접속되어 제 3 제어노드의 전압에 응답하여 제 1 기간 내에서 상기 풀-다운 트랜지스터를 다이오드로 동작시키는 제 1 트랜지스터와;상기 출력노드와 상기 풀-다운 트랜지스터의 제어단자 사이에 접속되어 제 4 제어노드의 전압에 응답하여 제 2 기간 내에서 상기 풀-다운 트랜지스터를 다이오드로 동작시키는 제 2 트랜지스터와;상기 제 1 내지 제 4 제어노드를 제어하는 제어부를 구비하는 것을 특징으로 하는 쉬프트 레지스터
|
| 6 |
6
제 5 항에 있어서,상기 풀-업 트랜지스터, 상기 풀-다운 트랜지스터, 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제어부를 각각 포함하는 다수의 스테이지를 구비하고;상기 스테이지들은 이전 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 출력노드에 하이논리전압을 출력하며 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 것을 특징으로 하는 쉬프트 레지스터
|
| 7 |
7
제 5 항에 있어서,상기 제어부는, 상기 제 1 기간 내에서 발생되는 제 1 고전위 공통전압을 상기 제 3 제어노드에 공급하여 상기 제 3 제어노드를 충전시키는 제 3 트랜지스터와; 상기 제 1 제어노드의 전압에 응답하여 상기 제 3 제어노드를 방전시키는 제 4 트랜지스터와;상기 제 2 기간 내에서 발생되는 제 2 고전위 공통전압을 상기 제 4 제어노드에 공급하여 상기 제 4 제어노드를 충전시키는 제 5 트랜지스터와; 상기 제 1 제어노드의 전압에 응답하여 상기 제 4 제어노드를 방전시키는 제 6 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터
|
| 8 |
8
제 7 항에 있어서,상기 제어부는,이전 단 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 제 1 기간과 상기 제 2 기간 동안 발생되는 고전위 공통전압을 상기 제 1 제어노드에 공급하여 상기 제 1 제어노드를 충전시키는 제 7 트랜지스터와; 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 제 8 트랜지스터와;상기 제 2 제어노드의 전압에 응답하여 상기 제 1 제어노드를 방전시키는 제 9 트랜지스터와;상기 제 1 제어노드의 전압에 응답하여 상기 제 2 제어노드를 방전시키는 제 10 트랜지스터와;상기 이전 단 스테이지의 출력신호와 상기 스타트펄스 중 어느 하나에 응답하여 상기 제 2 제어노드를 방전시키는 제 11 트랜지스터를 더 구비하는 것을 특징으로 하는 쉬프트 레지스터
|
| 9 |
9
서로 교차하는 데이터라인들 및 게이트라인들과, 상기 데이터라인들 및 상기 게이트라인들의 교차에 의해 정의되는 다수의 액정셀들을 가지는 액정표시패널과; 출력노드에 접속되어 제 1 제어노드의 전압에 응답하여 상기 출력노드에 하이논리전압을 출력하는 풀-업 트랜지스터, 상기 출력노드에 접속되어 제 2 제어노드의 전압에 응답하여 상기 출력노드에 로우논리전압을 출력하는 풀-다운 트랜지스터, 상기 출력노드와 상기 풀-다운 트랜지스터의 제어단자 사이에 접속되어 제 3 제어노드의 전압에 응답하여 상기 풀-다운 트랜지스터를 다이오드로 동작시키는 제 1 트랜지스터, 및 상기 제 1 내지 제 3 제어노드를 제어하는 제어부를 포함한 쉬프트 레지스터를 이용하여 상기 게이트라인들에 스캔펄스를 순차적으로 공급하는 게이트 구동회로와;상기 데이터라인들에 비디오 데이터 전압을 공급하는 데이터 구동회로를 구비하는 것을 특징으로 하는 액정표시장치
|
| 10 |
10
제 9 항에 있어서,상기 풀-업 트랜지스터, 상기 풀-다운 트랜지스터, 상기 제 1 트랜지스터 및 상기 제어부를 각각 포함하는 다수의 스테이지를 구비하고;상기 스테이지들은 이전 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 출력노드에 하이논리전압을 출력하며 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 것을 특징으로 하는 액정표시장치
|
| 11 |
11
제 9 항에 있어서,상기 제어부는,고전위 공통전압을 상기 제 3 제어노드에 공급하여 상기 제 3 제어노드를 충전시키는 제 2 트랜지스터와; 상기 제 1 제어노드의 전압에 응답하여 상기 제 3 제어노드를 방전시키는 제 3 트랜지스터를 더 구비하는 것을 특징으로 하는 액정표시장치
|
| 12 |
12
제 11 항에 있어서,상기 제어부는,이전 단 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 고전위 공통전압으로 상기 제 1 제어노드를 충전시키는 제 4 트랜지스터와; 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 제 5 트랜지스터와;상기 제 2 제어노드의 전압에 응답하여 상기 제 1 제어노드를 방전시키는 제 6 트랜지스터와;상기 제 1 제어노드의 전압에 응답하여 상기 제 2 제어노드를 방전시키는 제 7 트랜지스터와;상기 이전 단 스테이지의 출력신호와 상기 스타트펄스 중 어느 하나에 응답하여 상기 제 2 제어노드를 방전시키는 제 8 트랜지스터를 더 구비하는 것을 특징으로 하는 액정표시장치
|
| 13 |
13
서로 교차하는 데이터라인들 및 게이트라인들과, 상기 데이터라인들 및 상기 게이트라인들의 교차에 의해 정의되는 다수의 액정셀들을 가지는 액정표시패널과; 출력노드에 접속되어 제 1 제어노드의 전압에 응답하여 상기 출력노드에 하이논리전압을 출력하는 풀-업 트랜지스터, 상기 출력노드에 접속되어 제 2 제어노드의 전압에 응답하여 상기 출력노드에 로우논리전압을 출력하는 풀-다운 트랜지스터, 상기 출력노드와 상기 풀-다운 트랜지스터의 제어단자 사이에 접속되어 제 3 제어노드의 전압에 응답하여 제 1 기간 내에서 상기 풀-다운 트랜지스터를 다이오드로 동작시키는 제 1 트랜지스터, 상기 출력노드와 상기 풀-다운 트랜지스터의 제어단자 사이에 접속되어 제 4 제어노드의 전압에 응답하여 제 2 기간 내에서 상기 풀-다운 트랜지스터를 다이오드로 동작시키는 제 2 트랜지스터, 상기 제 1 내지 제 4 제어노드를 제어하는 제어부를 포함한 쉬프트 레지스터를 이용하여 상기 게이트라인들에 스캔펄스를 순차적으로 공급하는 게이트 구동회로와;상기 데이터라인들에 비디오 데이터 전압을 공급하는 데이터 구동회로를 구비하는 것을 특징으로 하는 액정표시장치
|
| 14 |
14
제 13 항에 있어서,상기 풀-업 트랜지스터, 상기 풀-다운 트랜지스터, 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제어부를 각각 포함하는 다수의 스테이지를 구비하고;상기 스테이지들은 이전 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 출력노드에 하이논리전압을 출력하며 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 것을 특징으로 하는 액정표시장치
|
| 15 |
15
제 13 항에 있어서,상기 제어부는, 상기 제 1 기간 내에서 발생되는 제 1 고전위 공통전압을 상기 제 3 제어노드에 공급하여 상기 제 3 제어노드를 충전시키는 제 3 트랜지스터와; 상기 제 1 제어노드의 전압에 응답하여 상기 제 3 제어노드를 방전시키는 제 4 트랜지스터와;상기 제 2 기간 내에서 발생되는 제 2 고전위 공통전압을 상기 제 4 제어노드에 공급하여 상기 제 4 제어노드를 충전시키는 제 5 트랜지스터와; 상기 제 1 제어노드의 전압에 응답하여 상기 제 4 제어노드를 방전시키는 제 6 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치
|
| 16 |
16
제 15 항에 있어서,상기 제어부는,이전 단 스테이지의 출력신호와 스타트펄스 중 어느 하나에 응답하여 상기 제 1 기간과 상기 제 2 기간 동안 발생되는 고전위 공통전압을 상기 제 1 제어노드에 공급하여 상기 제 1 제어노드를 충전시키는 제 7 트랜지스터와; 다음 단 스테이지의 출력신호에 응답하여 상기 제 1 제어노드를 방전시키는 제 8 트랜지스터와;상기 제 2 제어노드의 전압에 응답하여 상기 제 1 제어노드를 방전시키는 제 9 트랜지스터와;상기 제 1 제어노드의 전압에 응답하여 상기 제 2 제어노드를 방전시키는 제 10 트랜지스터와;상기 이전 단 스테이지의 출력신호와 상기 스타트펄스 중 어느 하나에 응답하여 상기 제 2 제어노드를 방전시키는 제 11 트랜지스터를 더 구비하는 것을 특징으로 하는 액정표시장치
|
