| 1 |
1
하나의 클럭 신호 및 적어도 하나 이상의 데이터 신호를 수신받아 이를 이퀄라이징하기 위한 고속 라인 등화기에 있어서,소진폭의 상기 클럭 신호를 로직 레벨로 증폭하는 입력 버퍼;이득 제어신호에 따라 상기 클럭 신호 및 데이터 신호 각각의 고역 주파수 이득을 제어하고 이퀄라이징하는 복수의 이퀄라이징 필터;상기 입력 버퍼의 출력신호와 상기 이퀄라이징 필터로부터 출력되는 클럭신호의 고역 주파수 성분의 이득차를 계산하고 이를 상기 이득 제어신호로 출력하는 능동루프를 포함하는 것을 특징으로 하는 고속 라인 등화기
|
| 2 |
2
제1항에 있어서,상기 이퀄라이징 필터는 입력되는 신호에 대하여 고역 주파수 성분의 이득을 증폭하는 제1증폭기;상기 제1증폭기의 출력신호를 소정 이득율로 증폭하는 제2증폭기; 및상기 제2증폭기의 출력신호를 상기 이득 제어신호에 따라 고역 주파수 이득을 제어하는 이득 제어기를 포함하는 것을 특징으로 하는 고속 라인 등화기
|
| 3 |
3
제2항에 있어서,상기 제1증폭기는 그 일측이 공통 접속된 제1 및 제2저항;그 주전류 경로의 일측이 상기 제1 및 제2저항의 타측에 각각 연결되어 차동 증폭을 위한 제1 및 제2트랜지스터;상기 제1 및 제2트랜지스터의 주전류 경로의 타측에 각각 연결되어 고역 통과 필터링하는 고역 통과 필터; 및그 주전류 경로의 일측이 상기 고역 통과 필터의 양단에 각각 연결되며, 고정 부하을 위한 제3 및 제4트랜지스터를 포함하는 것을 특징으로 하는 고속 라인 등화기
|
| 4 |
4
제2항에 있어서, 상기 제2증폭기는 그 일측이 공통 접속된 제3 및 제4저항;그 주전류 경로의 일측이 상기 제3 및 제4저항의 타측에 각각 연결되고 그 주전류 경로의 타측이 공통 접속되는 제5 및 제6트랜지스터; 및그 주전류 경로의 일측이 상기 제5 및 제6트랜지스터의 주전류 경로의 타측과 연결되는 제7트랜지스터를 포함하는 것을 특징으로 하는 고속 라인 등화기
|
| 5 |
5
제2항에 있어서, 상기 이득 제어기는 그 일측이 공통 접속된 제5 및 제6저항; 그 주전류 경로의 일측이 상기 제5 및 제6저항의 타측과 각각 연결되고 그 주전류 경로의 타측이 공통 접속되는 차동 증폭을 위한 제8 및 제9트랜지스터;그 주전류 경로의 일측이 상기 제8 및 제9트랜지스터의 주전류 경로의 타측과 연결되는 제10트랜지스터; 및그 주전류 경로의 일측이 상기 제8 및 제9트랜지스터의 주전류 경로의 타측과 연결되고 그 신호 입력 경로에 상기 이득 제어신호를 입력받는 제11트랜지스터를 포함하는 것을 특징으로 하는 고속 라인 등화기
|
| 6 |
6
제1항에 있어서, 상기 능동 루프는 상기 입력 버퍼의 출력신호와 상기 제1이퀄라이징 필터의 출력신호의 고역 주파수 성분을 각각 분리하는 제1 및 제2 고역 통과 필터;상기 제1 및 제2 고역 통과 필터의 출력 신호의 각각 정류하는 제1 및 제2정류기; 및 상기 제1 및 제2정류기의 출력신호의 이득차를 증폭하고 이를 상기 이득 제어신호로서 출력하는 에러 증폭기를 포함하는 것을 특징으로 하는 고속 라인 등화기
|
| 7 |
7
하나의 클럭 신호 및 적어도 하나 이상의 데이터 신호를 수신받아 이를 이퀄라이징하기 위한 고속 라인 등화 방법에 있어서,이득 제어신호에 따라 상기 클럭신호 및 데이터 신호의 고역 주파수 이득을 각각 제어하고 이퀄라이징하는 제1단계; 및상기 클럭신호와 상기 제1단계로부터 이퀄라이징된 클럭신호의 고역 주파수 성분의 이득차를 계산하고 이를 증폭하여 상기 이득 제어신호로서 출력하는 제2단계를 포함하는 것을 특징으로 하는 고속 라인 등화 방법
|
