| 1 |
1
다수의 도전성 라인들의 일단에 연결된 다수의 제 1 출력라인들을 갖는 제 1 쉬프트 레지스터;상기 도전성 라인들의 타단에 연결된 다수의 제 2 출력라인들을 갖는 제 2 쉬프트 레지스터;외부로부터 공급되는 신호를 증폭시켜 출력하는 신호증폭부;상기 신호증폭부의 입력단자에 접속됨과 아울러 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 제 1 리페어 라인;상기 신호증폭부의 출력단자에 접속됨과 아울러 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 제 2 리페어 라인;상기 신호증폭부의 입력단자에 접속됨과 아울러 상기 제 2 출력라인들에 교차하도록 배열된 적어도 1개의 제 3 리페어 라인; 및,상기 신호증폭부의 출력단자에 접속됨과 아울러 상기 제 2 출력라인들에 교차하도록 배열된 적어도 1개의 제 4 리페어 라인을 포함하여 구성됨을 특징으로 하는 게이트 구동회로
|
| 2 |
2
제 1 항에 있어서,상기 제 1 쉬프트 레지스터는 상기 각 제 1 출력라인을 통해 스캔펄스를 출력하는 다수의 스테이지들을 포함함을 특징으로 하는 게이트 구동회로
|
| 3 |
3
제 2 항에 있어서,n(n은 자연수) 번째 제 1 출력라인의 일단은 n 번째 스테이지에 접속되고, 타단은 n 번째 도전성 라인에 접속됨을 특징으로 하는 게이트 구동회로
|
| 4 |
4
제 2 항에 있어서,n-1(n은 2이상의 자연수) 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 3 출력라인을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로
|
| 5 |
5
제 4 항에 있어서,상기 제 3 출력라인은 n-1 번째 스테이지에 접속된 제 1 출력라인과, n 번째 스테이지간을 연결하는 것을 특징으로 하는 게이트 구동회로
|
| 6 |
6
제 4 항에 있어서,n+1 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 4 출력라인을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로
|
| 7 |
7
제 6 항에 있어서,상기 제 4 출력라인은 n+1 번째 스테이지와, n 번째 스테이지에 접속된 제 1 출력라인간을 연결하는 것을 특징으로 하는 게이트 구동회로
|
| 8 |
8
제 1 항에 있어서,상기 제 2 쉬프트 레지스터는 상기 각 제 2 출력라인을 통해 스캔펄스를 출력하는 다수의 스테이지들을 포함함을 특징으로 하는 게이트 구동회로
|
| 9 |
9
제 8 항에 있어서,n(n은 자연수) 번째 제 2 출력라인의 일단은 n 번째 스테이지에 접속되고, 타단은 n 번째 도전성 라인에 접속됨을 특징으로 하는 게이트 구동회로
|
| 10 |
10
제 8 항에 있어서,n-1(n은 2이상의 자연수) 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 3 출력라인을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로
|
| 11 |
11
제 10 항에 있어서,상기 제 3 출력라인은 n-1 번째 스테이지에 접속된 제 1 출력라인과, n 번째 스테이지간을 연결하는 것을 특징으로 하는 게이트 구동회로
|
| 12 |
12
제 10 항에 있어서,n+1 번째 스테이지로부터의 스캔펄스를 n 번째 스테이지에 공급하기 위한 제 4 출력라인을 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로
|
| 13 |
13
제 12 항에 있어서,상기 제 4 출력라인은 n+1 번째 스테이지와, n 번째 스테이지에 접속된 제 1 출력라인간을 연결하는 것을 특징으로 하는 게이트 구동회로
|
| 14 |
14
제 1 항에 있어서,상기 제 1 및 제 3 리페어 라인의 일단은 서로 연결되어 상기 신호증폭부의 입력단자에 공통으로 접속된 것을 특징으로 하는 게이트 구동회로
|
| 15 |
15
제 8 항에 있어서,상기 제 1 및 제 3 리페어 라인의 일단과 상기 신호증폭부의 입력단자 사이에 접속되는 신호감쇄부를 더 포함하여 구성됨을 특징으로 하는 게이트 구동회로
|
| 16 |
16
제 1 항에 있어서,상기 제 2 및 제 4 리페어 라인의 일단은 서로 연결되어 상기 신호증폭부의 출력단자에 공통으로 접속된 것을 특징으로 하는 게이트 구동회로
|
| 17 |
17
제 1 항에 있어서,임의의 제 1 출력라인과 상기 제 2 리페어 라인간의 제 1 교점이 연결되고;임의의 제 2 출력라인과 상기 제 3 리페어 라인간의 제 2 교점이 연결되고;상기 임의의 제 2 출력라인과 상기 제 4 리페어 라인간의 제 3 교점이 연결되고; 상기 제 2 교점과 상기 제 3 교점 사이에 위치한 상기 제 2 출력라인의 일부분이 단선되고; 그리고,상기 제 1 쉬프트 레지스터에 구비된 임의의 스테이지가 상기 제 1 출력라인과 전기적으로 분리된 것을 특징으로 하는 게이트 구동회로
|
| 18 |
18
제 17 항에 있어서,상기 임의의 제 1 출력라인과 상기 임의의 제 2 출력라인은 동일 도전성 라인에 연결된 것을 특징으로 하는 게이트 구동회로
|
| 19 |
19
제 1 항에 있어서,임의의 제 1 출력라인과 상기 제 1 리페어 라인간의 제 1 교점이 연결되고;상기 임의의 제 1 출력라인과 상기 제 2 리페어 라인간의 제 2 교점이 연결되고;임의의 제 2 출력라인과 상기 제 4 리페어 라인간의 제 3 교점이 연결되고; 그리고,상기 제 1 교점과 상기 제 2 교점 사이에 위치한 상기 제 1 출력라인의 일부분이 단선된 것을 특징으로 하는 게이트 구동회로
|
| 20 |
20
제 19 항에 있어서,상기 임의의 제 1 출력라인과 상기 제 2 임의의 제 2 출력라인은 동일 도전성 라인에 연결된 것을 특징으로 하는 게이트 구동회로
|
| 21 |
21
다수의 도전성 라인들의 일단에 연결된 다수의 제 1 출력라인들을 갖는 제 1 쉬프트 레지스터와, 상기 도전성 라인들의 타단에 연결된 다수의 제 2 출력라인들을 갖는 제 2 쉬프트 레지스터와, 외부로부터 공급되는 신호를 증폭시켜 출력하는 신호증폭부와, 상기 신호증폭부의 입력단자에 접속됨과 아울러 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 제 1 리페어 라인과, 상기 신호증폭부의 출력단자에 접속됨과 아울러 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 제 2 리페어 라인과, 상기 신호증폭부의 입력단자에 접속됨과 아울러 상기 제 2 출력라인들에 교차하도록 배열된 적어도 1개의 제 3 리페어 라인과, 상기 신호증폭부의 출력단자에 접속됨과 아울러 상기 제 2 출력라인들에 교차하도록 배열된 적어도 1개의 제 4 리페어 라인을 포함하는 게이트 구동회로의 리페어방법에 있어서,임의의 제 1 출력라인과 상기 제 2 리페어 라인간의 제 1 교점을 연결하는 단계;임의의 제 2 출력라인과 상기 제 3 리페어 라인간의 제 2 교점을 연결하는 단계:상기 임의의 제 2 출력라인과 상기 제 4 리페어 라인간의 제 3 교점을 연결하는 단계; 상기 제 2 교점과 상기 제 3 교점 사이에 위치한 상기 제 2 출력라인의 일부분을 단선시키는 단계; 및,상기 제 1 쉬프트 레지스터에 구비된 임의의 스테이지와 상기 제 1 출력라인간을 전기적으로 분리시키는 단계를 포함하여 이루어짐을 특징으로 하는 게이트 구동회로의 리페어방법
|
| 22 |
22
제 21 항에 있어서,상기 임의의 제 1 출력라인과 상기 제 2 임의의 제 2 출력라인은 동일 도전성 라인에 연결된 것을 특징으로 하는 게이트 구동회로의 리페어방법
|
| 23 |
23
다수의 도전성 라인들의 일단에 연결된 다수의 제 1 출력라인들을 갖는 제 1 쉬프트 레지스터와, 상기 도전성 라인들의 타단에 연결된 다수의 제 2 출력라인들을 갖는 제 2 쉬프트 레지스터와, 외부로부터 공급되는 신호를 증폭시켜 출력하는 신호증폭부와, 상기 신호증폭부의 입력단자에 접속됨과 아울러 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 제 1 리페어 라인과, 상기 신호증폭부의 출력단자에 접속됨과 아울러 상기 제 1 출력라인들에 교차하도록 배열된 적어도 1개의 제 2 리페어 라인과, 상기 신호증폭부의 입력단자에 접속됨과 아울러 상기 제 2 출력라인들에 교차하도록 배열된 적어도 1개의 제 3 리페어 라인과, 상기 신호증폭부의 출력단자에 접속됨과 아울러 상기 제 2 출력라인들에 교차하도록 배열된 적어도 1개의 제 4 리페어 라인을 포함하는 게이트 구동회로의 리페어방법에 있어서,임의의 제 1 출력라인과 상기 제 1 리페어 라인간의 제 1 교점을 연결하는 단계;상기 임의의 제 1 출력라인과 상기 제 2 리페어 라인간의 제 2 교점을 연결하는 단계;임의의 제 2 출력라인과 상기 제 4 리페어 라인간의 제 3 교점을 연결하는 단계; 및,상기 제 1 교점과 상기 제 2 교점 사이에 위치한 상기 제 1 출력라인의 일부분을 단선시키는 단계; 및,상기 제 2 쉬프트 레지스터에 구비된 임의의 스테이지와 상기 제 2 출력라인간을 전기적으로 분리시키는 단계를 포함하여 이루어짐을 특징으로 하는 게이트 구동회로의 리페어방법
|
| 24 |
24
제 23 항에 있어서,상기 임의의 제 1 출력라인과 상기 제 2 임의의 제 2 출력라인은 동일 도전성 라인에 연결된 것을 특징으로 하는 게이트 구동회로의 리페어방법
|
