| 1 |
1
입력 전압, 출력 전압, 고전위 전압 및 저전위 전압을 공급받아 상기 입력 전압 및 상기 출력 전압의 논리치와 상반되는 바이어스 전압을 제1 바이어스 노드에 공급하는 바이어스 전압 발생부와;상기 제1 바이어스 노드 상의 전압에 응답하여 상기 출력 전압으로 상기 고전위 전압을 공급하기 위한 풀-업 트랜지스터와; 외부 전압원으로부터 직접 제2 바이어스 전압이 공급되는 제2 바이어스 노드 상의 전압에 응답하여 상기 출력 전압으로 상기 저전위 전압을 공급하기 위한 풀-다운 트랜지스터를 구비하고, 상기 입력 전압으로 상기 저전위 전압이 공급되면 상기 저전위 전압을 상기 출력 전압으로 출력하고,상기 입력 전압으로 상기 고전위 전압과 다른 전위를 가지는 제2 고전위 전압이 공급되면 상기 고전위 전압을 상기 출력 전압으로 출력하는 것을 특징으로 하는 레벨 쉬프터
|
| 2 |
2
제 1 항에 있어서,상기 풀-업 트랜지스터는 p형 트랜지스터로 형성되고,상기 풀-다운 트랜지스터는 n형 트랜지스터로 형성되는 것을 특징으로 하는 레벨 쉬프터
|
| 3 |
3
제 2 항에 있어서,상기 풀-업 트랜지스터는 상기 제1 바이어스 노드에 게이트단자, 상기 고전위 전압이 공급되는 고전위 단자에 소스단자, 그리고 상기 출력 노드에 드레인단자가 접속되고,상기 풀-다운 트랜지스터는 상기 제2 바이어스 노드에 게이트단자, 상기 출력 노드에 소스단자, 그리고 상기 입력 노드에 드레인단자가 접속되는 것을 특징으로 하는 레벨 쉬프터
|
| 4 |
4
제 3 항에 있어서,상기 바이어스 전압 발생부는,직렬로 연결된 제1 및 제2 p형 트랜지스터와 병렬로 연결된 제1 및 제2 n형 트랜지스터를 포함하고,상기 제2 p형 트랜지스터는 상기 제1 및 제2 n형 트랜지스터와 직렬로 연결되는 것을 특징으로 하는 레벨 쉬프터
|
| 5 |
5
제 4 항에 있어서,상기 제1 p형 트랜지스터는 상기 입력 노드에 게이트단자, 상기 고전위 단자에 소스단자가 접속되고, 상기 제2 p형 트랜지스터는 상기 제1 p형 트랜지스터의 드레인단자에 소스단자, 상기 출력 노드에 게이트단자, 상기 제1 바이어스 노드에 드레인단자가 접속되고,상기 제1 n형 트랜지스터는 상기 입력 노드에 게이트단자, 상기 제1 바이어스 노드에 소스단자, 상기 저전위 전압이 공급되는 저전위 단자에 드레인단자가 접속되고,상기 제2 n형 트랜지스터는 상기 출력 노드에 게이트단자, 상기 제1 바이어스 노드에 소스단자, 상기 저전위 단자에 드레인단자가 접속되는 것을 특징으로 하는 레벨 쉬프터
|
| 6 |
6
제 1 항 내지 제 5 항 중 어느 하나에 있어서,상기 외부 전압원은 직류 전압원인 것을 특징으로 하는 레벨 쉬프터
|
| 7 |
7
제 6 항에 있어서,상기 제2 바이어스 전압은,상기 저전위 전압과의 전압차가 상기 풀-다운 트랜지스터의 문턱전압 이상이 되도록 설정되며,상기 제2 고전위 전압과의 전압차가 상기 풀-다운 트랜지스터의 문턱전압 미만이 되도록 설정되는 것을 특징으로 하는 레벨 쉬프터
|
| 8 |
8
액정화소어레이들과 상기 액정화소어레이들을 구동하기 위한 구동회로들이 형성된 패널과;상기 패널의 구동회로에 필요한 구동신호를 발생하는 외부 구동회로와;상기 외부 구동회로의 전압을 상기 패널 내의 구동회로의 동작에 필요한 전압레벨로 변환하여 변환된 상기 외부 구동회로의 전압을 상기 패널 내의 구동회로에 공급하는 레벨 쉬프터를 구비하고;상기 레벨 쉬프터는 입력 전압, 출력 전압, 고전위 전압 및 저전위 전압을 공급받아 상기 입력 전압 및 상기 출력 전압의 논리치와 상반되는 바이어스 전압을 제1 바이어스 노드에 공급하는 바이어스 전압 발생부와, 상기 제1 바이어스 노드 상의 전압에 응답하여 상기 출력 전압으로 상기 고전위 전압을 공급하기 위한 풀-업 트랜지스터와, 외부 전압원으로부터 직접 제2 바이어스 전압이 공급되는 제2 바이어스 노드 상의 전압에 응답하여 상기 출력 전압으로 상기 저전위 전압을 공급하기 위한 풀-다운 트랜지스터를 구비하고, 상기 입력 전압으로 상기 저전위 전압이 공급되면 상기 저전위 전압을 상기 출력 전압으로 출력하고, 상기 입력 전압으로 상기 고전위 전압과 다른 전위를 가지는 제2 고전위 전압이 공급되면 상기 고전위 전압을 상기 출력 전압으로 출력하는 것을 특징으로 하는 액정표시장치
|
| 9 |
9
제 8 항에 있어서,상기 풀-업 트랜지스터는 p형 트랜지스터로 형성되고,상기 풀-다운 트랜지스터는 n형 트랜지스터로 형성되는 것을 특징으로 하는 액정표시장치
|
| 10 |
10
제 9 항에 있어서,상기 풀-업 트랜지스터는 상기 제1 바이어스 노드에 게이트단자, 상기 고전위 전압이 공급되는 고전위 단자에 소스단자, 그리고 상기 출력 노드에 드레인단자가 접속되고,상기 풀-다운 트랜지스터는 상기 제2 바이어스 노드에 게이트단자, 상기 출력 노드에 소스단자, 그리고 상기 입력 노드에 드레인단자가 접속되는 것을 특징으로 하는 액정표시장치
|
| 11 |
11
제 10 항에 있어서,상기 바이어스 전압 발생부는,직렬로 연결된 제1 및 제2 p형 트랜지스터와 병렬로 연결된 제1 및 제2 n형 트랜지스터를 포함하고,상기 제2 p형 트랜지스터는 상기 제1 및 제2 n형 트랜지스터와 직렬로 연결되는 것을 특징으로 하는 액정표시장치
|
| 12 |
12
제 11 항에 있어서,상기 제1 p형 트랜지스터는 상기 입력 노드에 게이트단자, 상기 고전위 단자에 소스단자가 접속되고, 상기 제2 p형 트랜지스터는 상기 제1 p형 트랜지스터의 드레인단자에 소스단자, 상기 출력 노드에 게이트단자, 상기 제1 바이어스 노드에 드레인단자가 접속되고,상기 제1 n형 트랜지스터는 상기 입력 노드에 게이트단자, 상기 제1 바이어스 노드에 소스단자, 상기 저전위 전압이 공급되는 저전위 단자에 드레인단자가 접속되고,상기 제2 n형 트랜지스터는 상기 출력 노드에 게이트단자, 상기 제1 바이어스 노드에 소스단자, 상기 저전위 단자에 드레인단자가 접속되는 것을 특징으로 하는 액정표시장치
|
| 13 |
13
제 8 항 내지 제 12 항 중 어느 하나에 있어서,상기 외부 전압원은 직류 전압원인 것을 특징으로 하는 액정표시장치
|
| 14 |
14
제 13 항에 있어서,상기 제2 바이어스 전압은,상기 저전위 전압과의 전압차가 상기 풀-다운 트랜지스터의 문턱전압 이상이 되도록 설정되며,상기 제2 고전위 전압과의 전압차가 상기 풀-다운 트랜지스터의 문턱전압 미만이 되도록 설정되는 것을 특징으로 하는 액정표시장치
|
| 15 |
15
제 14 항에 있어서,상기 트랜지스터들은 폴리실리콘으로 형성되는 것을 특징으로 하는 액정표시장치
|
