| 1 |
1
서로 적층되는 복수의 내측자성체와, 상기 내측자성체의 가장자리와 일정한 간격을 가지도록 내측자성체를 둘러싸도록 구비되면서 서로 적층되는 복수의 외측자성체와, 상기 적층된 내측자성체들과 상기 적층된 외측자성체들의 하부 및 상부에 구비되어 각각 내측자성체 및 외측자성체와 연결되는 하부 및 상부자성체로 구성되는 자성체;상기 각 내측자성체 및 각 외측자성체와 협력하여 하나의 평면의 층을 구성하도록 각 내측자성체와 각 외측자성체 사이를 채워 구비되는 각각의 비자성체;상기 비자성체상에 형성되고, 상기 내측자성체의 가장자리를 여러 차례 두르도록 형성되어 양단이 외부와 각각 전기적으로 연결되는 도체패턴;을 포함하여 구성되고,상기 외측자성체의 적어도 일측에 외측자성체를 따라 흐르는 자속이 포화되는 것을 방지하는 갭을 형성함을 특징으로 하는 칩타입 인덕터
|
| 2 |
2
제 1 항에 있어서, 상기 갭은 상기 외측자성체 층중 어느 하나의 층이나 그 층의 일부에 비자성체가 위치되어 형성되는 것임을 특징으로 하는 칩타입 인덕터
|
| 3 |
3
제 2 항에 있어서, 상기 갭은 상기 외측자성체와 상부나 하부자성체가 연결되는 부분에 구비됨을 특징으로 하는 칩타입 인덕터
|
| 4 |
4
1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 갭은 상기 외측자성체의 어느 하나의 층 전체에 걸쳐 형성됨을 특징으로 하는 칩타입 인덕터
|
| 5 |
5
제 4 항에 있어서, 상기 내측자성체는 자속의 유동단면이 사각형상으로 되고, 상기 외측자성체는 상기 내측자성체를 둘러싸도록 형성되는데, 상기 내측자성체와 외측자성체에서 자속이 유동되는 유동단면적이 동일하게 형성됨을 특징으로 하는 칩타입 인덕터
|
| 6 |
6
서로 적층되는 복수의 내측자성체와, 상기 내측자성체의 가장자리와 일정한 간격을 가지도록 내측자성체를 둘러싸도록 구비되면서 서로 적층되는 복수의 외측자성체와, 상기 적층된 내측자성체들과 상기 적층된 외측자성체들의 하부 및 상부에 구비되어 각각 내측자성체 및 외측자성체와 연결되는 하부 및 상부자성체로 구성되는 자성체;상기 각 내측자성체 및 각 외측자성체와 협력하여 하나의 평면의 층을 구성하도록 각 내측자성체와 각 외측자성체 사이를 채워 구비되는 각각의 비자성체;상기 비자성체상에 형성되고, 상기 내측자성체의 가장자리를 여러 차례 두르도록 형성되어 양단이 외부와 각각 전기적으로 연결되는 도체패턴과;상기 도체패턴의 양단과 각각 전기적으로 연결되고 상기 자성체와 비자성체가 일체로 된 것의 양면을 덮도록 형성되어 외부와의 전기적 연결을 수행하는 외부단자;를 포함하여 구성되고,상기 외측자성체의 적어도 일측에 외측자성체를 따라 흐르는 자속이 포화되는 것을 방지하는 갭을 형성하고,상기 도체패턴을 흐르는 전류에 의해 형성되는 자기장의 자속이 유동되는 자로인 내측자성체의 횡단면적과 외측자성체의 횡단면적이 동일하고, 상기 하부 및 상부자성체에서의 자속이 유동되는 횡단면적이 동일하게 형성됨을 특징으로 하는 칩타입 인덕터
|
| 7 |
7
제 6 항에 있어서, 상기 갭은 상기 외측자성체 층중 어느 하나의 층이나 그 층의 일부에 비자성체가 위치되어 형성되는 것임을 특징으로 하는 칩타입 인덕터
|
| 8 |
8
제 7 항에 있어서, 상기 갭은 상기 외측자성체와 상부나 하부자성체가 연결되는 부분에 구비됨을 특징으로 하는 칩타입 인덕터
|
| 9 |
9
제 6 항 내지 제 8 항중 어느 한 항에 있어서, 상기 갭은 상기 외측자성체의 어느 하나의 층 전체에 걸쳐 형성됨을 특징으로 하는 칩타입 인덕터
|
