1 |
1
스위치, IP 코아, 상기 스위치와 IP 코아간을 인터페이싱하는 네트워크 인터페이스(NI)부, 및 상기 IP 코아와 NI부간을 인터페이싱하는 리소스 네트워크 인터페이스(RNI)부를 포함하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치에 있어서,상기 NI부로부터 활성화된 제어 신호와 함께 테스트 패턴, 패턴 정보를 입력받으며, 입력된 테스트 패턴과 패턴 정보를 일시 저장한 후 해당 IP 코아로 제공하는 테스트 패턴 입력부; 및 상기 IP 코아로부터 도출된 테스트 결과를 상기 NI부로 출력하기 위한 테스트 결과 출력부를 포함하여 구성되며,상기 NI부는 스위치로부터 전송된 패킷이 테스트 모드를 지시하면, 상기 테스트 패턴 입력부로 테스트 패턴과 패턴 정보를 출력함과 동시에 테스트를 위한 제어 신호를 해당 IP 테스트 동안 활성화하여 출력하는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
2 |
2
제 1 항에 있어서, 상기 테스트 패턴 입력부는상기 NI부를 통해 패턴 정보 필드와 테스트 패턴을 포함하는 테스트 패킷 데이터를 입력받아 출력하는 패턴 패킷 입력 제어부;상기 패턴 패킷 입력 제어부로부터 출력된 테스트 패킷 데이터를 더블 버퍼링하여 출력하는 입력 버퍼부; 및 상기 입력 버퍼부를 통해 입력된 테스트 패킷 데이터 내 패턴 정보에 따라 테스트 패턴을 분석 및 재배열한 후 해당 IP 코아의 스캔 테스트를 위해 출력하는 패턴 패킷 분석/테스트 패턴 삽입부를 포함하여 구성되는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
3 |
3
제 2 항에 있어서, 상기 패턴 패킷 분석/테스트 패턴 삽입부는 패킷 형태로 입력받은 테스트 패턴을 스캔 체인의 개수인 N비트로 재배열하여 해당 IP 코아로 출력하는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
4 |
4
제 3 항에 있어서, 상기 패턴 패킷 분석/테스트 패턴 삽입부는 상기 N비트 단위의 열 벡터(CV)에 더미 비트를 삽입하여 각 열 벡터의 크기를 8의 배수화하는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
5 |
5
제 2 항에 있어서, 상기 스캔 테스트를 위한 패턴 정보 필드는 정상 모드인지 아니면 테스트 모드인지를 식별할 수 있는 모드 필드;첫 번째 테스트 패턴과 마지막 테스트 패턴을 구분할 수 있는 PSI 필드;해당 패킷이 한 테스트 패턴의 마지막 프레임인지를 구분할 수 있는 LP 필드; 및 해당 패킷에 적재된 CV의 개수를 식별할 수 있는 CVC 필드를 포함하여 구성되는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
6 |
6
제 5 항에 있어서, 상기 패턴 패킷 분석/테스트 패턴 삽입부는 하나의 테스트 패턴의 크기가 패킷에서 허용하는 크기보다 큰 경우에는 여러 개의 프레임 단위로 쪼개어 해당 IP 코아로 전송하며, 이때 Frame #1부터 #(p-1)은 동일한 개수의 CV만을 적재하고, Frame #p는 PI에 인가될 테스트 벡터만을 포함하거나 CVC 필드의 값만큼의 CV와 PI에 인가될 테스트 벡터 모두를 포함하는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
7 |
7
제 1 항에 있어서, 상기 테스트 결과 출력부는상기 IP 코아로부터 입력된 테스트 결과 패킷과 패턴 정보 필드를 포함하여 스캔 테스트 결과 프레임을 구성한 후 출력하는 테스트 결과 패킷 생성부;상기 테스트 결과 패킷 생성부로부터 출력되는 테스트 결과 프레임을 더블 버퍼링하여 출력하는 출력 버퍼부; 및 상기 출력 버퍼부로부터 출력되는 테스트 결과 프레임을 상기 NI부로 출력하는 결과 패킷 출력 제어부를 포함하여 구성되는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|
8 |
8
제 7 항에 있어서, 상기 테스트 결과 프레임 내 패턴 정보 필드는 정상 모드인지 아니면 테스트 모드인지를 식별할 수 있는 모드 필드;해당 패킷이 한 테스트 패턴의 마지막 프레임인지를 구분할 수 있는 LP 필드; 및 해당 패킷에 적재된 CV의 개수를 식별할 수 있는 CVC 필드를 포함하여 구성되는 것을 특징으로 하는 네트워크 온 칩 내 IP 코아 스캔 테스트 제어 장치
|