1 |
1
제1 카스 모듈과 메모리를 구비한 디지털 방송 수신 시스템에 있어서,트랜스포트 스트림(TS) 패킷 신호를 상기 제1 카스 모듈에서 디스크램블링하여 파싱하고, 파싱된 신호의 IP 데이터를 추출하여 어드레스 제어한 후 상기 메모리에 저장하는 TS 패킷 신호 파싱부;상기 IP 데이터를 저장할 메모리의 데이터 링크 계층 칩 위치에 근거하여 스크램블링을 수행하고, 읽어 올 메모리의 데이터 링크 계층 칩 위치에 근거하여 상기 IP 데이터를 디스크램블링을 수행하는 제2 카스 모듈;상기 제 2 카스 모듈에 의해 처리되어 저장된 IP 데이터를 호출하여 오류 정정을 수행하는 RS 디코딩부;상기 메모리에 오류 정정하여 저장된 IP 데이터를 플레이하기 위해 읽어 올 때 메모리의 데이터 링크 계층 칩 위치에 근거하여 디스크램블링을 수행하는 제3 카스 모듈;을 포함하여 구성되는 것을 특징으로 하는 디지털 방송 제한 수신 시스템
|
2 |
2
제 1 항에 있어서,상기 제2 카스 모듈 및 제3 카스 모듈은,IP 데이터를 스크램블링하는 스크램블러와IP 데이터를 디스크램블링하는 디스크램블러와제어 데이터를 생성하고 해석하는 컨트롤 로직(control logic)과키를 저장하고 연산하는 키 레지스터(key register)로 구성되는 것을 특징으로 하는 디지털 방송 제한 수신 시스템
|
3 |
3
제 2 항에 있어서,상기 키는 세팅된 레지스터에 유/무선을 통해 주기적으로 다운로드 받는 것을 특징으로 하는 디지털 방송 제한 수신 시스템
|
4 |
4
제 1 항에 있어서,상기 호출된 IP 데이터는 메모리의 데이터 링크 계층 칩 위치에 근거하여 디스크램블링을 수행하고 난 후 오류 정정을 수행하는 것을 특징으로 하는 디지털 방송 제한 수신 시스템
|
5 |
5
제 1 항에 있어서,상기 오류 정정이 수행된 IP 데이터는 메모리의 데이터 링크 계층 칩 위치에 근거하여 스크램블링을 수행한 후 저장되는 것을 특징으로 하는 디지털 방송 제한 수신 시스템
|
6 |
6
제 1 항에 있어서,상기 메모리가 데이터 링크 계층을 담당하는 칩의 외부에 위치하는 경우, 상기 IP 데이터를 스크램블링 및 디스클램블링 중 어느 하나를 수행하는 것을 특징으로 하는 디지털 방송 제한 수신 시스템
|
7 |
7
(a) 수신된 TS 패킷 신호를 디스크램블링하여 파싱하고, 파싱된 신호의 IP 데이터를 추출하여 어드레스를 제어하는 단계;(b) 상기 (a) 단계에서 어드레스 제어된 IP 데이터를 스크램블링하여 저장하는 단계;(c) 상기 (b) 단계에서 저장된 IP 데이터를 읽어 와 디스크램블링하여 RS 디코딩한 후 스크램블링하여 저장하는 단계;(d) 상기 (c) 단계에서 저장된 IP 데이터를 읽어 와 디스크램블링하여 플레이하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 제한 수신 방법
|
8 |
8
제 7 항에 있어서,상기 (b) 단계는상기 (a) 단계에서 추출된 IP 데이터가 저장될 메모리의 위치가 데이터 링크 계층을 담당하는 칩의 내부에 위치하면, 상기 추출된 IP 데이터를 저장할 때 행해지는 스크램블링 과정이 생략 가능한 것을 특징으로 하는 디지털 방송 제한 수신 방법
|
9 |
9
제 7 항에 있어서,상기 (c) 단계는,상기 RS 디코딩 수행을 위해, 읽어 올 상기 IP 데이터가 저장된 메모리의 위치가 데이터 링크 계층을 담당하는 칩의 내부에 위치하면, RS 디코딩 수행 전·후에 행해지는 디스크램블링/스크램블링 과정이 생략 가능한 것을 특징으로 하는 디지털 방송 제한 수신 방법
|
10 |
10
제 7 항에 있어서,상기 (d) 단계는상기 IP 데이터 플레이를 위해, 읽어 올 상기 IP 데이터가 저장된 메모리의 위치가 데이터 링크 계층을 담당하는 칩의 내부에 위치하면, 상기 IP 데이터를 읽어 올 때 행해지는 디스크램블링 과정이 생략 가능한 것을 특징으로 하는 디지털 방송 제한 수신 방법
|