| 1 |
1
반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하고, 검출된 타이밍 에러들을 출력하는 적어도 두 개의 타이밍 에러 발생부들;상기 검출된 타이밍 에러들을 비교 분석한 결과에 따라 상기 타이밍 에러들중 하나를 선택하여 출력하는 타이밍 에러 선택부; 및상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 샘플링 클럭 생성부를 구비하는 것을 특징으로 하는 타이밍 복원 장치
|
| 2 |
2
제1 항에 있어서, 상기 타이밍 에러 선택부는상기 검출된 타이밍 에러들이 동일할 때만, 상기 검출된 타이밍 에러들 중 하나를 상기 샘플링 클럭 생성부로 출력하는 것을 특징으로 하는 타이밍 복원 장치
|
| 3 |
3
제1 항에 있어서, 상기 타이밍 에러 발생부들은상기 디지탈 신호를 4 제곱 연산하고, 4 제곱 연산한 결과로부터 상기 타이밍 에러를 검출하는 제1 타이밍 에러 발생부; 및상기 디지탈 신호를 공액 곱셈하고, 공액 곱셈된 결과로부터 상기 타이밍 에러를 검출하는 제2 타이밍 에러 발생부를 구비하는 것을 특징으로 하는 타이밍 복원 장치
|
| 4 |
4
제3 항에 있어서, 상기 제1 타이밍 에러 발생부는상기 디지탈 신호를 4 제곱 연산하는 4 제곱 연산부; 및상기 4 제곱 연산부에서 연산된 결과로부터 상기 타이밍 에러들 중 하나를 검출하고, 상기 검출된 타이밍 에러를 상기 타이밍 에러 선택부로 출력하는 제1 타이밍 에러 검출부를 구비하는 것을 특징으로 하는 타이밍 복원 장치
|
| 5 |
5
제3 항에 있어서, 상기 제2 타이밍 에러 발생부는상기 디지탈 신호를 공액 곱셈하는 공액 곱셈부; 및상기 공액 곱셈부에서 연산된 결과로부터 상기 타이밍 에러들 중 다른 하나를 검출하고, 상기 검출된 타이밍 에러를 상기 타이밍 에러 선택부로 출력하는 제2 타이밍 에러 검출부를 구비하는 것을 특징으로 하는 타이밍 복원 장치
|
| 6 |
6
제1 항에 있어서, 상기 반송파의 주파수 오프셋이 보상된 상기 디지탈 신호가 상기 적어도 두 개의 타이밍 에러 발생부들로 입력되는 것을 특징으로 하는 타이밍 복원 장치
|
| 7 |
7
제1 항에 있어서, 상기 반송파의 주파수 오프셋과 위상이 보상된 상기 디지탈 신호가 상기 적어도 두 개의 타이밍 에러 발생부들로 입력되는 것을 특징으로 하는 타이밍 복원 장치
|
| 8 |
8
제1 항에 있어서, 상기 타이밍 복원 장치는상기 디지탈 신호가 고정 주파수에 의해 샘플링되어 생성된 경우, 상기 샘플링 클럭으로 상기 디지탈 신호를 보정하여 출력하는 리샘플러를 더 구비하는 것을 특징으로 하는 타이밍 복원 장치
|
| 9 |
9
제8 항에 있어서, 상기 리샘플러로 입력되는 상기 디지탈 신호는방송 신호의 데이타 전송율의 4배 이상으로 오버 샘플링된 신호인 것을 특징으로 하는 타이밍 복원 장치
|
| 10 |
10
제8 항에 있어서, 상기 리샘플러로부터 출력되는 상기 보정된 결과의 잔류 위상은 보정되는 것을 특징으로 하는 것을 특징으로 하는 타이밍 복원 장치
|
| 11 |
11
제4 항에 있어서, 상기 4 제곱 연산부는상기 디지탈 신호의 절대값을 4 제곱 연산하는 것을 특징으로 하는 타이밍 복원 장치
|
| 12 |
12
제4 항에 있어서, 상기 제1 타이밍 에러 발생부는상기 디지탈 신호를 전처리하고, 전처리된 결과를 출력하는 제1 전처리부를 더 구비하고,상기 4 제곱 연산부는 상기 제1 전 처리부에서 전처리된 결과를 4 제곱 연산하는 것을 특징으로 하는 타이밍 복원 장치
|
| 13 |
13
제4 항에 있어서, 상기 제1 타이밍 에러 발생부는상기 4 제곱 연산부에서 연산된 결과를 필터링하고, 필터링된 결과의 전력을 정규화하는 제1 후 처리부를 더 구비하고,상기 제1 타이밍 에러 검출부는 상기 제1 후 처리부의 출력으로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치
|
| 14 |
14
제5 항에 있어서, 상기 제2 타이밍 에러 발생부는상기 디지탈 신호를 전처리하고, 전처리된 결과를 출력하는 제2 전처리부를 더 구비하고,상기 공액 곱셈부는 상기 제2 전 처리부에서 전처리된 결과를 공액 곱셈하는 것을 특징으로 하는 타이밍 복원 장치
|
| 15 |
15
제5 항에 있어서, 상기 제2 타이밍 에러 발생부는상기 공액 곱셈부에서 연산된 결과를 필터링하고, 필터링된 결과의 전력을 정규화하는 제2 후 처리부를 더 구비하고,상기 제2 타이밍 에러 검출부는 상기 제2 후 처리부의 출력으로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치
|
| 16 |
16
제4 항에 있어서, 상기 제1 타이밍 에러 검출부는상기 4 제곱 연산부에서 연산된 결과의 제로 크로싱을 감지하여 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치
|
| 17 |
17
제5 항에 있어서, 상기 제2 타이밍 에러 검출부는상기 공액 곱셈부에서 연산된 결과의 제로 크로싱을 감지하여 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치
|
| 18 |
18
제4 항에 있어서, 상기 제1 타이밍 에러 검출부는이산 푸리에 변환 방식을 사용하여 상기 4 제곱 연산부에서 연산된 결과로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치
|
| 19 |
19
제5 항에 있어서, 상기 제2 타이밍 에러 검출부는이산 푸리에 변환 방식을 사용하여 상기 공액 곱셈부에서 연산된 결과로부터 상기 타이밍 에러를 검출하는 것을 특징으로 하는 타이밍 복원 장치
|
| 20 |
20
제1 항에 있어서, 상기 샘플링 클럭 생성부는상기 선택된 타이밍 에러의 저대역 성분을 검출하는 루프 필터; 및상기 루프 필터에서 검출된 상기 저대역 성분에 따라 상기 샘플링 클럭을 생성하는 NCO를 구비하는 것을 특징으로 하는 타이밍 복원 장치
|
| 21 |
21
반송파의 오프셋이 보상된 디지탈 신호로부터 복수개의 타이밍 에러들을 검출하는 단계;상기 검출된 타이밍 에러들을 비교 분석한 결과에 따라 상기 타이밍 에러들중 하나를 선택하는 단계; 및상기 디지탈 신호를 생성할 때 사용되는 샘플링 클럭을 상기 선택된 타이밍 에러의 저대역 성분에 비례하여 생성하는 단계를 구비하는 것을 특징으로 하는 타이밍 복원 방법
|
| 22 |
22
제21 항에 있어서, 상기 선택하는 단계는상기 검출된 타이밍 에러들이 동일한가를 판단하는 단계;상기 검출된 타이밍 에러들이 동일하다고 판단되면, 상기 검출된 타이밍 에러들중 하나를 선택하는 단계를 구비하는 것을 특징으로 하는 타이밍 복원 방법
|
