1 |
1
화상표시용 패널의 비표시 영역에 형성되고, 다수의 박막트랜지스터의 조합으로 구성되는 게이트 구동회로에 있어서,상기 다수의 박막트랜지스터 중, 제 1 형의 박막트랜지스터는 직렬 연결하고, 제 2 형의 박막트랜지스터는 병렬 연결하여 구성되며, 상기 제 1 형 및 제 2 형의 박막트랜지스터는 게이트 전극, 액티브 채널층과, 상기 액티브 채널층을 사이에 두고 이격된 소스 전극과 드레인 전극으로 구성되고, 상기 제 1 형의 박막트랜지스터는 상기 제 2 형의 박막트랜지스터에 비해 상기 소스 및 드레인 전극 사이로 노출된 액티브채널의 너비(W)/길이(L)의 크기가 큰 것을 특징으로 하는 게이트 구동회로
|
2 |
2
제 1 항에 있어서
|
3 |
3
표시 영역과 비표시 영역으로 정의된 기판과;상기 표시영역에 대응하는 기판의 일면에 구성된 다수의 게이트 배선과, 상기 게이트 배선과 교차하여 화소 영역을 정의하는 다수의 데이터 배선과; 상기 화소 영역에 구성된 스위칭 소자와, 이에 신호를 인가받는 액정캐패시터와;상기 비표시 영역에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 다수의 박막트랜지스터의 조합으로 이루어지고, 상기 다수의 박막트랜지스터 중, 제 1 형의 박막트랜지스터는 직렬 연결하고, 제 2 형의 박막트랜지스터는 병렬 연결하여 구성하는 게이트 구동회로를 포함하며, 상기 제 1 형 및 제 2 형의 박막트랜지스터는 게이트 전극, 액티브 채널층과, 상기 액티브 채널층을 사이에 두고 이격된 소스 전극과 드레인 전극으로 구성되고, 상기 제 1 형의 박막트랜지스터는 상기 제 2 형의 박막트랜지스터에 비해 상기 소스 및 드레인 전극 사이로 노출된 액티브채널의 너비(W)/길이(L)의 크기가 큰 것을 특징으로 하는 액정표시장치
|
4 |
4
제 3 항에 있어서,상기 게이트 구동회로가 구성되지 않은 기판의 타 측에 데이터 구동회로를 포함한 데이터 구동 TCP를 포함하는 액정표시장치
|
5 |
5
제 4 항에 있어서,상기 게이트 구동회로와 상기 데이터 구동회로에 제어 신호를 인가하는 타이밍 제어부를 더욱 포함하는 액정표시장치
|
6 |
6
제 4 항에 있어서,상기 액정캐패시터는, 상기 스위칭 소자와 연결된 화소 전극과, 액정과, 공통 전극으로 구성된 액정표시장치
|
7 |
7
제 3 항에 있어서
|