| 1 |
1
특정한 크기의 서브 블록들을 나타내는 성분들로 이루어진 모델 행렬로부터 확장되어 생성된 패리티 검사 행렬을 이용하여 정보 비트들을 부호화하는 방법에 있어서,정보어 부분과 패리티 부분으로 구분되는 상기 모델 행렬의 상기 패리티 부분 내 이중 대각 성분의 첫 번째 대각 성분과 상기 첫 번째 대각 성분 아래에 위치한 성분의 차이 값에 기반하여 제1 정보 비트들의 연산 값으로부터 상기 제1 정보 비트들에 대한 제1 패리티 비트들을 산출하는 단계; 및상기 이중 대각 성분의 두 번째 대각 성분에 기반하여 상기 제1 정보 비트들의 연산 값과 제2 정보 비트들의 연산 값을 합산한 상기 제2 정보 비트들에 대한 제2 패리티 비트들을 산출하는 단계;를 포함하고,상기 정보 비트들은 제1 정보 비트들 및 제2 정보 비트들로 구성되는, 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 2 |
2
제1항에 있어서, 상기 제1 패리티 비트들의 개수는, 상기 제2 패리티 비트들의 개수와 동일한 것을 특징으로 하는 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 제1 패리티 비트들의 개수는, 상기 서브 블록의 크기와 동일한 것을 특징으로 하는 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 5 |
5
제1항에 있어서, 상기 제1 패리티 비트들을 산출하는 단계는, 상기 이중 대각 성분에 따라 상기 제1 정보 비트들의 순서를 조정하여 상기 제1 패리티 비트들을 산출하는 것을 특징으로 하는 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 6 |
6
제1항에 있어서, 상기 제2 패리티 비트들을 산출하는 단계는, 상기 이중 대각 성분에 따라 상기 제1 패리티 비트들의 순서와 상기 제2 정보 비트들의 연산 값의 순서를 조정하여 상기 제2 패리티 비트들을 산출하는 것을 특징으로 하는 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 7 |
7
제1항에 있어서, 상기 제1 정보 비트들은, 상기 모델 행렬의 상기 정보어 부분 중 제1 영역에서 무게(weight)를 갖는 성분에 상응하는 정보 비트들인 것을 특징으로 하는 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 8 |
8
제1항에 있어서, 상기 제2 정보 비트들은, 상기 모델 행렬의 상기 정보어 부분 중 제2 영역에서 무게(weight)를 갖는 성분에 상응하는 정보 비트들인 것을 특징으로 하는 패리티 검사 행렬을 이용하여 부호화하는 방법
|
| 9 |
9
특정한 크기의 서브 블록들을 나타내는 성분들로 이루어진 모델 행렬로부터 확장되어 생성된 패리티 검사 행렬을 이용하여 부호화를 수행하는 장치에 있어서, 정보어 부분과 패리티 부분으로 구분되는 상기 모델 행렬의 정보어 부분에 대한 연산을 수행하여 복수 개의 연산 값을 출력하는 정보어 부분 연산부; 및상기 모델 행렬의 상기 패리티 부분 내 이중 대각 성분의 첫 번째 대각 성분과 상기 첫 번째 대각 성분 아래에 위치한 성분의 차이 값, 또는 상기 이중 대각 성분의 두 번째 대각 성분에 기반하여 상기 출력에 대한 데이터 처리를 수행하고,상기 데이터 처리가 수행된 결과를 누산하여 복수 개의 패리티 비트를 생성하는 패리티 비트 산출부를 포함하여 이루어지는 LDPC 부호화 장치
|
| 10 |
10
제9항에 있어서, 상기 정보어 부분 연산부의 출력은, 상기 정보어 부분의 무게(weight)에 상응하는 정보 비트들의 합산 값인 것을 특징으로 하는 LDPC 부호화 장치
|
| 11 |
11
제9항에 있어서, 상기 패리티 비트 산출부는, 상기 정보어 부분 연산부의 출력을 저장하는 메모리; 및상기 정보어 부분 연산부의 출력과 상기 메모리의 출력을 합산하여 패리티 비트를 출력하는 합산 모듈을 포함하는 것을 특징으로 하는 LDPC 부호화 장치
|
| 12 |
12
제9항에 있어서, 상기 패리티 비트 산출부는,상기 정보어 부분 연산부의 출력을 저장하는 메모리;상기 첫 번째 대각 성분과 상기 첫 번째 대각 성분 아래에 위치한 성분의 차이 값에 기반하여 상기 메모리의 출력에 대한 쉬프트 연산을 수행하는 제1 쉬프트 레지스터(shift register);상기 정보어 부분 연산부의 출력과 상기 제1 쉬프트 레지스터의 출력을 합산하는 합산 모듈; 및상기 두 번째 대각 성분에 기반하여 상기 합산 모듈의 출력에 대한 쉬프트 연산을 수행하는 제2 쉬프트 레지스터를 포함하는 것을 특징으로 하는 LDPC 부호화 장치
|
| 13 |
13
특정한 크기의 서브 블록들을 나타내는 성분들로 이루어진 모델 행렬로부터 확정되어 생성된 패리티 검사 행렬에 따라 부호화를 수행하는 경우 사용되는 데이터를 처리하는 데이터 스케쥴러에 있어서, 정보 비트들을 합산한 복수 개의 연산 값 또는 상기 정보 비트들과 패리티 비트들을 합산한 복수개의 연산 값을 입력 받고, 정보어 부분과 패리티 부분으로 구분되는 상기 모델 행렬의 상기 패리티 부분 내 이중 대각 성분의 첫 번째 대각 성분과 상기 첫 번째 대각 성분 아래에 위치한 성분의 차이 값, 그리고 두 번째 대각 성분에 기반하여 상기 연산 값들에 대한 데이터 처리를 수행하는 것을 특징으로 하는 데이터 스케쥴러
|
| 14 |
14
제13항에 있어서, 상기 연산 값들에 대한 데이터 처리는, 상기 첫 번째 대각 성분 및 상기 첫 번째 대각 성분 아래에 위치한 성분의 쉬프트 수(shift number)들 간의 차이에 의한 쉬프트 연산(shift operation)에 의하는 것을 특징으로 하는 데이터 스케쥴러
|
| 15 |
15
제13항에 있어서, 상기 연산 값들에 대한 데이터 처리는, 상기 두 번째 대각 성분의 쉬프트 수(shift number)에 의한 쉬프트 연산에 의하는 것을 특징으로 하는 데이터 스케쥴러
|
