1 |
1
이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터, 상기 센서 박막 트랜지스터에서 센싱된 전압을 저장하기 위한 센서 스토리지 캐패시터를 포함하는 박막 트랜지스터 어레이 기판과; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고, 상기 컬러필터 어레이 기판은 상기 박막 트랜지스터 어레이 기판의 화소전극과 중첩되게 위치하여 상기 화소전극과 수직전계를 이루는 공통전극을 포함하고, 상기 공통전극은 상기 센서 스토리지 캐패시터와 비중첩되는 것을 특징으로 하는 액정표시장치
|
2 |
2
제 1 항에 있어서, 상기 박막 트랜지스터 어레이 기판은 기판 상에 서로 교차되게 형성되어 상기 화소전극의 형성영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와; 상기 화소전극에 충전된 화소전압을 저장하는 화소 스토리지 캐패시터와; 상기 게이트 라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과;상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하는 제2 구동전압 공급라인과;상기 센서 박막 트랜지스터에서 센싱된 신호를 검출하기 위한 집적회로와;상기 센서 박막 트랜지스터에 의해 센싱된 신호를 상기 집적회로로 전달하기 위한 센싱신호전달라인과;상기 센서 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱 신호를 선택적으로 상기 센싱신호전달라인을 통해 상기 집적회로에 공급하는 제2 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치
|
3 |
3
제 2 항에 있어서, 상기 센서 박막 트랜지스터는 상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과; 상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과; 상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치
|
4 |
4
제 3 항에 있어서, 상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과; 상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과; 상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과; 상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 접촉홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비하는 것을 특징으로 하는 액정표시장치
|
5 |
5
제 4 항에 있어서, 상기 화소 스토리지 캐패시터는 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과; 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고, 상기 제1 스토리지 상부전극은 상기 보호막을 관통하여 제3 홀을 통해 상기 화소전극과 접촉되는 것을 특징으로 하는 액정표시장치
|
6 |
6
제 4 항에 있어서, 상기 센서 스토리지 캐패시터는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 센서 제1 스토리지 캐패시터와;상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 센서 제2 스토리지 캐패시터와; 상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 센서 제3 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치
|
7 |
7
제 6 항에 있어서, 상기 공통전극은 상기 제2 투명전극 패턴 및 상기 제2 스토리지 전극과 비중첩되는 것을 특징으로 하는 액정표시장치
|
8 |
8
제 2 항에 있어서, 상기 제2 박막 트랜지스터는 상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과;상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과; 상기 제2 반도체 패턴과 전기적으로 됨과 아울러 상기 센서 스토리지 캐패시터를 형성하는 제2 스토리지 전극에서 신장된 제2 소스전극과; 상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치
|
9 |
9
제 2 항에 있어서, 상기 제1 박막 트랜지스터는상기 게이트 라인에서 신장된 제3 게이트 전극과;상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과;상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과; 상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치
|
10 |
10
제 1 항에 있어서, 상기 컬러필터 어레이 기판은 상기 화소전극이 위치하는 화소영역 및 센서 박막 트랜지스터와 대응되는 영역을 제외한 영역에 형성된 블랙 매트릭스와; 상기 화소영역에 대응되는 영역에 형성된 컬러필터를 더 포함하는 것을 특징으로 하는 액정표시장치
|
11 |
11
제 1 항에 있어서, 상기 액정표시장치는 디스플레이 모드와 센서 모드에 따라 백라이트 광량이 차등 공급되는 것을 특징으로 하는 액정표시장치
|
12 |
12
이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터, 상기 센서 박막 트랜지스터에서 센싱된 전압을 저장하기 위한 센서 스토리지 캐패시터를 구비하는 박막 트랜지스터 어레이 기판을 형성하는 단계와; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 형성하는 단계를 포함하고, 상기 컬러필터 어레이 기판을 형성하는 단계는 상기 박막 트랜지스터 어레이 기판의 화소전극과 중첩되고 상기 센서 스토리지 캐패시터와 비중첩되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
13 |
13
제 12 항에 있어서, 상기 센서 박막 트랜지스터에서 센싱된 신호를 검출하기 위한 집적회로를 마련하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
14 |
14
제 13 항에 있어서, 상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 기판 상에 게이트 라인, 상기 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와;상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 상기 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성함과 아울러 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 상기 집적회로로 전달하기 위한 센싱신호전달라인을 형성하는 단계와; 상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와; 상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
15 |
15
제 14 항에 있어서, 상기 게이트 패턴을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과, 상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과, 상기 게이트 라인과 나란하며 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
16 |
16
제 15 항에 있어서, 상기 소스/드레인 패턴을 형성하는 단계는 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 화소 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
17 |
17
제 14 항에 있어서, 상기 화소전극을 형성하는 단계는상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센서 박막 트랜지스터의 제1 소스전극을 노출시키는 제3 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
18 |
18
제 15 항에 있어서, 상기 센서 스토리지 캐패시터는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 센서 제1 스토리지 캐패시터와;상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 센서 제2 스토리지 캐패시터와; 상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 센서 제3 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
19 |
19
제 18 항에 있어서, 상기 공통전극은 상기 제2 투명전극 패턴 및 상기 제2 스토리지 전극과 비중첩되게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법
|
20 |
20
제 14 항에 있어서, 상기 컬러필터 어레이 기판을 형성하는 단계와; 상기 화소전극이 위치하는 화소영역 및 센서 박막 트랜지스터와 대응되는 영역을 제외한 영역에 블랙 매트릭스를 형성하는 단계와; 상기 화소영역에 대응되는 영역에 컬러필터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|