맞춤기술찾기

이전대상기술

복수의 코어가 구비된 프로세서 및 그 제어 방법

  • 기술번호 : KST2015044604
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 복수의 코어를 구비한 프로세서의 코어를 제어하는 장치 및 방법에 관한 것이다.본 발명에 따른 코어 제어 방법은 복수의 코어를 구비한 프로세서에서 코어를 운용하는 방법에 있어서, 써킷 브레이커(circuit breaker)가 문제가 발생한 코어를 감지하고 해당 코어를 복구하는 단계; 상기 코어의 복구가 정상적으로 완료되었는지를 판단하는 단계; 상기 판단결과, 코어 복구가 성공되면 모든 코어를 정상적으로 동작하고 코어 복구 프로세서를 종료하고 코어 복구가 실패되면 해당 코어만 차단하고 나머지 정상코어로 프로세서를 처리하는 단계;를 포함하는 것으로서, 프로세어의 수행을 극대화할 수 있도록 함에 있다.멀티코어, 코어복구
Int. CL G06F 9/00 (2006.01) G06F 9/06 (2006.01)
CPC G06F 9/00(2013.01) G06F 9/00(2013.01)
출원번호/일자 1020060078042 (2006.08.18)
출원인 엘지전자 주식회사
등록번호/일자 10-1345964-0000 (2013.12.20)
공개번호/일자 10-2008-0016226 (2008.02.21) 문서열기
공고번호/일자 (20131231) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.08.04)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김창진 대한민국 경기도 수원시 팔달구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 서교준 대한민국 서울특별시 강남구 테헤란로 **길**, **층 (역삼동, 케이앤아이타워)(특허사무소소담)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지전자 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.08.18 수리 (Accepted) 1-1-2006-0587340-74
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.08.08 수리 (Accepted) 4-1-2008-5128387-76
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.04.27 수리 (Accepted) 4-1-2009-5080835-50
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.11.03 수리 (Accepted) 4-1-2009-0023850-26
5 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2011.08.04 수리 (Accepted) 1-1-2011-0603061-79
6 선행기술조사의뢰서
Request for Prior Art Search
2012.03.13 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search
2012.04.19 수리 (Accepted) 9-1-2012-0030316-20
8 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2012.08.17 수리 (Accepted) 1-1-2012-0661792-19
9 의견제출통지서
Notification of reason for refusal
2013.05.28 발송처리완료 (Completion of Transmission) 9-5-2013-0365726-21
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.07.01 수리 (Accepted) 1-1-2013-0591864-67
11 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.07.01 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0591866-58
12 등록결정서
Decision to grant
2013.11.27 발송처리완료 (Completion of Transmission) 9-5-2013-0821580-26
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.05.22 수리 (Accepted) 4-1-2015-5068349-97
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.28 수리 (Accepted) 4-1-2020-5118228-40
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
프로세서(CPU)에 있어서,적어도 하나 이상의 코어(core)를 가지는 코어부;상기 코어 중 문제가 발생한 코어를 감지하고 해당 코어를 복구하는 써킷 브레이커(circuit breaker);를 포함하여 구성하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서
2 2
제 1항에 있어서,상기 써킷 브레이커(circuit breaker)는 문제가 발생한 코어(core)의 전원 및 클럭(clock)을 차단하고 해당 코어를 리셋(reset)하는 디스트리뷰터(distributor)를 포함하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서
3 3
제 2항에 있어서,상기 디스트리뷰터(distributor)는 각 코어별로 전원 및 클럭(clock)을 차단하고 해당 코어를 리셋(reset)하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서
4 4
복수의 코어를 구비한 프로세서에서 코어를 운용하는 방법에 있어서,써킷 브레이커(circuit breaker)가 문제가 발생한 코어를 감지하고 해당 코어를 복구하는 단계;상기 코어의 복구가 정상적으로 완료되었는지를 판단하는 단계;상기 판단결과, 코어 복구가 성공되면 모든 코어를 정상적으로 동작하고 코어 복구 프로세서를 종료하고 코어 복구가 실패되면 해당 코어만 차단하고 나머지 정상코어로 프로세서를 처리하는 단계;를 포함하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 제어 방법
5 5
제 4항에 있어서,상기 복수의 코어 중 임의의 코어에 문제 발생시 써킷 브레이커(circuit breaker)가 문제 발생을 감지하고 해당 코어를 복구하는 단계는 상기 써킷 브레이커(circuit breaker)는 구비된 디스트리뷰터(distributor)가 해당 코어(core)의 전원 및 클럭(clock)을 차단하고 해당 코어를 리셋(reset)하는 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 제어 방법
6 6
제 4항에 있어서,상기 코어 복구가 성공되면 모든 코어를 정상적으로 동작하고 코어 복구 프로세서를 종료하고 코어 복구가 실패되면 해당 코어만 차단하고 나머지 정상코어로 프로세서를 처리하는 단계는 논리적인 에러(logic error)발생시 해당 코어가 완전히 디스에이블(disable)된 경우에는 수동으로 복구 가능한 것을 특징으로 하는 복수의 코어가 구비된 프로세서의 제어 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.