| 1 |
1
베이스 상에 절연부재를 적층시키는 단계와; 상기 절연부재에 일 면이 베이스와 접하는 적어도 하나 이상의 컨택부를 형성시키는 단계와; 상기 절연부재에 일 단부가 컨택부와 연결되는 회로패턴을 형성시키는 단계를 포함하며,상기 컨택부를 형성하는 단계는,상기 절연부재 내에 비아홀을 형성하는 단계,상기 베이스를 씨드로 도금하여 상기 비아홀 내에 제1 컨택부재를 형성하는 단계,상기 비아홀 내의 상기 제1 컨택부재 위에 제2 컨택부재를 형성하는 단계를 포함하며,상기 제2 컨택부재는 상기 비아홀의 높이보다 낮게 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 2 |
2
제 1 항에 있어서, 베이스를 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 3 |
3
제 1 항에 있어서, 상기 절연부재는 열경화 수지로 구성되어 열융착에 의해 베이스에 적층되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서, 상기 회로패턴은 통전부재, 회로패턴 기초부재, 제 1 회로패턴 부재 및 제 2 회로패턴 부재를 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 6 |
6
제 1 항에 있어서, 상기 제 1 컨택부재는 금으로 형성되고, 상기 제 2 컨택부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 7 |
7
제 5 항에 있어서, 상기 통전부재와 회로패턴 기초부재는 구리로 형성되고, 상기 제 1 회로패턴 부재는 금으로 형성되며, 상기 제 2 회로패턴 부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 8 |
8
제 1 항에 있어서, 상기 컨택부는 화학 기상 증착 또는 도금 방식에 의해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 9 |
9
제 1 항 또는 제 5 항에 있어서, 상기 회로패턴은 전해도금을 통해 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법
|
| 10 |
10
베이스 상에 절연부재를 적층시키는 단계와; 상기 절연부재에 일 면이 베이스와 접하는 적어도 하나 이상의 컨택부를 형성시키는 단계와; 상기 절연부재에 일 단부가 컨택부와 연결되는 회로패턴을 형성시키는 단계와; 상기 회로패턴과 전기적 통전이 가능하도록 적어도 하나 이상의 반도체 소자를 실장시키는 단계와; 상기 회로패턴과 반도체 소자를 외부와 차단되도록 밀봉시키는 단계와; 상기 베이스를 제거하는 단계를 포함하며,상기 컨택부를 형성하는 단계는,상기 절연부재 내에 비아홀을 형성하는 단계,상기 베이스를 씨드로 도금하여 상기 비아홀 내에 제1 컨택부재를 형성하는 단계, 상기 비아홀 내의 상기 제1 컨택부재 위에 제2 컨택부재를 형성하는 단계를 포함하며,상기 제2 컨택부재는 상기 비아홀의 높이보다 낮게 형성하는 것을 특징으로 하는 PCB 카드의 제조방법
|
| 11 |
11
제 10 항에 있어서, 상기 반도체 소자는 메모리 소자와 제어부를 구성하는 소자를 포함하는 것을 특징으로 하는 PCB 카드의 제조방법
|
| 12 |
12
제 10 항에 있어서, 상기 반도체 소자는 회로패턴과 접지 가능하도록 실장되는 것을 특징으로 하는 PCB 카드의 제조방법
|
| 13 |
13
제 10 항에 있어서, 상기 반도체 소자는 회로패턴이 형성되지 않은 인쇄회로기판 기초부재의 절연부재 영역에 실장되는 것을 특징으로 하는 PCB 카드의 제조방법
|
| 14 |
14
제 10 항에 있어서, 상기 반도체 소자는 회로패턴 상부에 절연부재에 의해 실장되는 것을 특징으로 하는 PCB 카드의 제조방법
|
| 15 |
15
절연부재와; 상기 절연부재의 비아홀 내에 형성되며, 상기 절연부재의 일 면에 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 상기 절연부재의 타 면에 상기 컨택부와 일부가 전기적으로 연결되도록 형성되는 회로패턴을 포함하며,상기 컨택부는상기 비아홀 내에 상기 절연부재의 일면에 노출되는 제1 컨택부재, 상기 비아홀 내에 상기 제1 컨택부재 위에 형성되는 제2 컨택부재를 포함하며,상기 제2 컨택부재는 상기 비아홀의 높이보다 낮게 형성되는 인쇄회로기판
|
| 16 |
16
제 15 항에 있어서, 상기 절연부재는 회로패턴이 형성되는 면과 마주하는 면에 베이스를 더 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판
|
| 17 |
17
삭제
|
| 18 |
18
제 15 항에 있어서, 상기 제 1 컨택부재는 금으로 구성되고, 상기 제 2 컨택부재는 니켈로 구성되는 것을 특징으로 하는 인쇄회로기판
|
| 19 |
19
제 15 항에 있어서, 상기 회로패턴은 통전부재, 회로패턴 기초부재, 제 1 회로패턴 부재 및 제 2 회로패턴 부재를 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판
|
| 20 |
20
제 19 항에 있어서, 상기 통전부재와 회로패턴 기초부재는 구리로 형성되고, 제 1 회로패턴 부재는 금으로 형성되며, 상기 제 2 회로패턴 부재는 니켈로 형성되는 것을 특징으로 하는 인쇄회로기판
|
| 21 |
21
제 15 항에 있어서, 상기 절연부재는 열경화성 수지인 것을 특징으로 하는 인쇄회로기판
|
| 22 |
22
절연부재와; 상기 절연부재의 비아홀 내에 형성되며, 상기 절연부재의 일 면에 노출되도록 형성되는 적어도 하나 이상의 컨택부와; 상기 절연부재의 타 면에 컨택부와 일부가 전기적으로 연결되도록 형성되는 회로패턴과; 상기 회로패턴과 전기적으로 통전 가능하게 실장되는 적어도 하나 이상의 반도체 소자와; 상기 회로패턴과 반도체 소자가 외부와 차단되도록 형성되는 밀봉부재를 포함하며,상기 컨택부는상기 비아홀 내에 상기 절연부재의 일면에 노출되는 제1 컨택부재, 상기 비아홀 내에 상기 제1 컨택부재 위에 형성되는 제2 컨택부재를 포함하며,상기 제2 컨택부재는 상기 비아홀의 높이보다 낮게 형성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드
|
| 23 |
23
제 22 항에 있어서, 상기 반도체 소자는 메모리 소자와 제어부를 구성하는 소자를 포함하는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드
|
| 24 |
24
제 22 항에 있어서, 상기 반도체 소자는 회로패턴과 접지 가능하도록 실장되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드
|
| 25 |
25
제 22 항에 있어서, 상기 반도체 소자는 회로패턴이 형성되지 않은 인쇄회로기판 기초부재의 절연부재 영역에 실장되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드
|
| 26 |
26
제 22 항에 있어서, 상기 반도체 소자는 회로패턴 상부에 인쇄회로 기판 기초부재를 구성하는 절연부재에 의해 실장되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드
|
| 27 |
27
제 22 항에 있어서, 상기 반도체 소자는 회로패턴 상부에 실장되어 상기 회로패턴을 통해 열 방출이 가능하도록 구성되는 것을 특징으로 하는 인쇄회로기판을 이용하여 구성되는 PCB 카드
|
