| 1 |
1
반도체 칩을 실장하기 위한 하나 이상의 다이 부착 패드;
상기 다이 부착 패드 주위에 구비되며, 캐패시터, 인덕터 및 컨택트 패드로 이루어진 군에서 선택된 다수의 단자;
상기 다수의 단자와 상기 반도체 칩을 전기적으로 통전시키기 위한 다수의 본딩 와이어; 및
상기 반도체 칩과 단자 및 와이어 본드를 밀봉하는 절연성 밀봉재를 포함하며;
상기 다이 부착 패드 또는 단자는 0
|
| 2 |
2
제 1항에 있어서,
상기 다이 부착 패드 또는 단자는 0
|
| 3 |
3
제 1항에 있어서,
상기 Pd+Co합금 도금층의 Pd의 함량은 50∼99
|
| 4 |
4
제 2항에 있어서,
상기 Pd+Co합금 도금층은 95중량%의 Pd과 5중량%의 Co의 합금인 것을 특징으로 하는 반도체 패키지
|
| 5 |
5
제 1항에 있어서,
상기 다이 부착 패드 또는 단자의 표면조도(Ra)는 0
|
| 6 |
6
(a) 금속 캐리어의 상부에 드라이 필름 레지스트를 적층하는 단계;
(b) 포토리소그래피를 이용하여 상기 드라이 필름 레지스트를 패턴화하여 도금마스크를 형성하는 단계;
(c) 상기 도금마스크 이외의 부분에 0
|
| 7 |
7
제 6항에 있어서,
상기 Cu 기저층의 상부에 0
|
| 8 |
8
제 6항 또는 제 7항에 있어서,
상기 Pd+Co합금 도금층의 Pd의 함량은 50∼99
|
| 9 |
9
제 8항에 있어서,
상기 Pd+Co합금 도금층은 95중량%의 Pd과 5중량%의 Co의 합금인 것을 특징으로 하는 반도체 패키지의 제조방법
|
| 10 |
10
제 7항에 있어서,
상기 톱피니쉬층의 표면조도(Ra)는 0
|
