1 |
1
비정질 매트릭스; 및 상기 비정질 매트릭스에 분산된 나노 결정을 포함하고,상기 비정질 매트릭스는 나노 결정보다 단결합 강도가 큰 물질로 형성되는 것을 특징으로 하는 절연막
|
2 |
2
제 1 항에 있어서,상기 비정질 매트릭스는 산화 실리콘(SiO2) 또는 알루미나(Al2O3) 중 어느 하나로 형성된 것을 특징으로 하는 절연막
|
3 |
3
제 1 항에 있어서,상기 나노 결정은 산화 하프듐(HfO2), 산화세륨(CeO2) 및 산화 지르코늄(ZrO2)으로 이루어진 군에서 선택된 적어도 하나로 형성된 것을 특징으로 하는 절연막
|
4 |
4
제 1 항에 있어서,상기 절연막의 전체 중량을 기준으로 상기 나노결정의 함량은 10중량% 내지 65중량%을 가지는 것을 특징으로 하는 절연막
|
5 |
5
제 1 물질 및 제 2 물질을 혼합하여 예비 소스를 형성하는 단계;상기 예비 소스를 열처리하여 소스를 형성하는 단계; 및기판상에 상기 소스를 증착하여, 비정질 매트릭스 및 나노결정을 포함하는 절연막을 형성하는 단계를 포함하는 절연막의 제조 방법
|
6 |
6
제 5 항에 있어서,상기 소스를 피 기판상에 증착하는 단계는 전자빔 증착법을 이용하는 것을 특징으로 하는 절연막의 제조 방법
|
7 |
7
제 5 항에 있어서,상기 제 1 물질의 단 결합 강도는 제 2 물질에 비해 큰 것을 특징으로 하는 절연막의 제조 방법
|
8 |
8
제 5 항에 있어서,상기 제 2 물질의 유전율은 제 1 물질에 비해 큰 것을 특징으로 하는 절연막의 제조 방법
|
9 |
9
제 5 항에 있어서,상기 제 1 물질은 산화 실리콘(SiO2) 또는 알루미나(Al2O3) 중 어느 하나를 포함하는 것을 특징으로 하는 절연막의 제조 방법
|
10 |
10
제 5 항에 있어서,상기 제 2 물질은 산화 하프듐(HfO2), 산화 지르코늄(ZrO2) 및 산화세륨(CeO2)으로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 절연막의 제조 방법
|
11 |
11
제 5 항에 있어서,상기 절연막의 전체 중량을 기준으로 상기 나노결정의 함량은 10중량% 내지 65중량%인 것을 특징으로 하는 절연막의 제조 방법
|
12 |
12
기판상에 배치된 게이트 전극;상기 기판상에 상기 게이트 전극을 덮도록 배치되고 비정질 매트릭스 및 상기 비정질 매트릭스에 분산된 나노 결정을 포함하는 게이트 절연막;상기 게이트 전극과 대응된 상기 게이트 절연막 상에 배치된 반도체층 패턴;상기 반도체층 패턴상에 배치된 소스전극; 및상기 반도체층 패턴상에 배치되고 상기 소스전극과 이격된 드레인 전극을 포함하는 박막트랜지스터
|
13 |
13
제 12 항에 있어서,상기 비정질 매트릭스는 산화 실리콘(SiO2) 또는 알루미나(Al2O3) 중 어느 하나로 형성된 것을 특징으로 하는 박막트랜지스터
|
14 |
14
제 12 항에 있어서,상기 나노 결정은 산화 하프듐(HfO2), 산화 지르코늄(ZrO2) 및 산화세륨(CeO2)으로 이루어진 군에서 선택된 적어도 하나로 형성된 것을 특징으로 하는 박막트랜지스터
|
15 |
15
제 12 항에 있어서,상기 게이트 절연막의 전체 중량을 기준으로 상기 나노결정의 함량은 10중량% 내지 65중량%인 것을 특징으로 하는 박막트랜지스터
|
16 |
16
제 12 항에 있어서,상기 게이트 절연막상에 배치되어 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막을 더 포함하는 것을 특징으로 하는 박막트랜지스터
|
17 |
17
제 16 항에 있어서,상기 보호막은 비정질 매트릭스 및 상기 비정질 매트릭스에 분산된 나노 결정을 포함하는 것을 특징으로 하는 박막트랜지스터
|
18 |
18
제 16 항에 있어서,상기 보호막은 산화 실리콘(SiO2)으로 이루어진 비정질 매트릭스 및 상기 비정질 매트릭스에 분산되며, 산화세륨(CeO2)으로 이루어진 나노 결정을 포함하는 것을 특징으로 하는 박막트랜지스터
|
19 |
19
제 12 항에 있어서,상기 반도체층 패턴은 유기계 반도체물질로 형성된 것을 특징으로 하는 박막트랜지스터
|
20 |
20
제 12 항에 있어서,상기 반도체층 패턴은 무기계 반도체물질로 형성된 것을 특징으로 하는 박막트랜지스터
|
21 |
21
기판상에 게이트 전극을 형성하는 단계;상기 기판상에 배치되어 상기 게이트 전극을 덮으며, 비정질 매트릭스 및 상기 비정질 매트릭스에 분산된 나노 결정을 포함하는 게이트 절연막을 형성하는 단계;상기 게이트 전극과 대응된 상기 게이트 절연막 상에 반도체층 패턴을 형성하는 단계; 및상기 반도체층 패턴상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법
|
22 |
22
제 21 항에 있어서,상기 게이트 절연막은 전자빔 증착법을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조 방법
|
23 |
23
제 21 항에 있어서,상기 소스 전극 및 드레인 전극을 덮으며 상기 게이트 절연막에 배치되는 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법
|