| 1 |
1
기판과;상기 기판 상에 형성된 게이트 전극과;상기 게이트 전극 위로 형성된 게이트 절연막과;상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 순수 비정질 실리콘으로 이루어지며 각 층간 밴드갭을 달리하며 상기 게이트 절연막을 기준으로 순차적으로 제 1, 2, 3 순수 비정질 실리콘 패턴이 적층된 3중층 구조를 이루는 액티브층과;상기 3중층 구조의 액티브층 상부에 서로 이격하며 형성된 불순물 비정질 실리콘의 오믹콘택층과;상기 오믹콘택층 위로 서로 이격하며 형성된 소스 및 드레인 전극을 포함하며, 상기 3중층 구조의 액티브층은 실란(SiH4)과 수소가스(H2)로 채워진 챔버를 구비한 화학기상증착 장치를 이용하여 상기 챔버 내에서 증착속도를 달리함으로써 형성되며, 상기 제 1, 2, 3 순수 비정질 실리콘층의 상기 증착속도를 각각 제 1, 2, 3 속도라 할 때, 상기 제 3 속도는 상기 제 2 속도보다 빠르고, 상기 제 2 속도는 상기 제 1 속도보다 빠른 것이 특징인 액정표시장치용 어레이 기판
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 3중층 구조의 액티브층은 상기 게이트 절연막에서 순차적으로 적층되며 제 1 두께를 갖는 제 1 비정질 실리콘 패턴과, 제 2 두께를 갖는 제 2 비정질 실리콘 패턴과, 제 3 두께를 갖는 제 3 비정질 실리콘 패턴으로 이루어진 액정표시장치용 어레이 기판
|
| 4 |
4
제 3 항에 있어서, 상기 제 1 두께는 상기 3중층 구조의 액티브층 전체 두께의 1/40 내지 1/4의 범위의 값을 가지며, 상기 제 2 두께는 상기 3중층 구조의 액티브층 전체 두께의 1/4 내지 1/3 범위 값을 갖는 것이 특징인 액정표시장치용 어레이 기판
|
| 5 |
5
제 4 항에 있어서, 상기 제 3 두께는 상기 3중층 구조의 액티브층 전체 두께의 11/40 내지 7/12 범위의 값을 갖는 액정표시장치용 어레이 기판
|
| 6 |
6
제 3 항에 있어서, 상기 제 1 비정질 실리콘 패턴은 그 밴드갭 값이 1
|
| 7 |
7
제 6 항에 있어서, 상기 제 1 비정질 실리콘 패턴은 그 선형이동도가 0
|
| 8 |
8
제 6 항에 있어서, 상기 제 2 비정질 실리콘 패턴은 그 밴드갭이 1
|
| 9 |
9
제 6 항에 있어서, 상기 제 3 비정질 실리콘 패턴은 그 밴드갭 값이 1
|
| 10 |
10
제 1 항에 있어서, 상기 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선과; 상기 게이트 절연막 위로 상기 소스 전극과 연결되며, 상기 게이트 배선과 교차하는 데이터 배선과; 상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키며 형성된 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레이 전극과 접촉하며 형성된 화소전극 을 더욱 포함하는 액정표시장치용 어레이 기판
|
| 11 |
11
기판 상에 일방향으로 연장하는 게이트 배선 및 상기 게이트 배선과 접촉하는 게이트 전극을 형성하는 단계와;상기 게이트 배선 및 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 순차 적층되며 각 층간 밴드갭을 달리하는 제 1, 2, 3 순수 비정질 실리콘층을 형성하는 단계와;상기 제 3 순수 비정질 실리콘층 위로 불순물 비정질 실리콘층을 형성하는 단계와;상기 불순물 비정질 실리콘층 위로 금속층을 형성하는 단계와;상기 금속층과, 불순물 비정질 실리콘층과, 그 하부의 제 3, 2, 1 순수 비정질 실리콘층을 패터닝함으로써 상기 게이트 절연막 위로 순차 적층된 형태의 제 1, 2 및 3 순수 비정질 실리콘 패턴으로 이루어진 3중층 구조의 액티브층과, 상기 3중층 구조의 액티브층 위로 순차적으로 서로 이격하는 오믹콘택층과, 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;상기 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀을 포함하는 보호층을 형성하는 단계와;상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 각 층간 밴드갭을 달리하는 제 1, 2, 3 순수 비정질 실리콘층을 형성하는 단계는 실란(SiH4)과 수소가스(H2)로 채워진 챔버를 구비한 화학기상증착 장치를 이용하여 상기 챔버 내에서 증착속도를 달리함으로써 진행되고, 상기 제 1, 2, 3 순수 비정질 실리콘층의 상기 증착속도를 각각 제 1, 2, 3 속도라 할 때, 상기 제 3 속도는 상기 제 2 속도보다 빠르고, 상기 제 2 속도는 상기 제 1 속도보다 빠른 것이 특징인 액정표시장치용 어레이 기판의 제조 방법
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
제 11 항에 있어서,상기 제 1 순수 비정질 실리콘층은 1
|
| 15 |
15
제 11 항에 있어서, 상기 제 2 순수 비정질 실리콘층은 1
|
| 16 |
16
제 11 항에 있어서, 상기 제 3 순수 비정질 실리콘층은 1
|
| 17 |
17
제 11 항에 있어서, 상기 제 1, 2, 3 순수 비정질 실리콘층 각각의 두께를 각각 제 1, 2 및 3 두께라 할 때, 상기 제 1 두께는 상기 제 1, 2, 3 순수 비정질 실리콘층의 두께를 합한 전체 두께의 1/40 내지 1/4의 범위를 가지며, 상기 제 2 두께는 상기 전체 두께의 1/4 내지 1/3의 범위를 가지며, 상기 제 3 두께는 상기 전체 두께의 1/3 내지 1/2의 범위를 갖도록 상기 제 1, 2, 3 순수 비정질 실리콘층을 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법
|
| 18 |
18
제 11 항에 있어서,상기 3중층 구조의 액티브층과, 상기 3중층 구조의 액티브층 위로 순차적으로 서로 이격하는 오믹콘택층과, 소스 및 드레인 전극을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계는,상기 금속층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;상기 제 1, 2 포토레지스트 패턴 외부로 노출된 상기 금속층과 그 하부의 불순물 비정질 실리콘층과 제 3, 2, 1 순수 비정질 실리콘층을 제거함으로써 상기 게이트 절연막 위로 순차 적층된 형태의 제 1, 2 및 3 액티브층과, 상기 제 3 비정질 실리콘 패턴 위로 불순물 비정질 실리콘 패턴과 그 상부로 소스 드레인 패턴을 형성하고, 동시에 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;상기 제 2 포토레지스트 패턴을 제거하는 단계와;상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 드레인 패턴과 그 하부의 불순물 비정질 실리콘 패턴을 제거함으로써 서로 이격하는 소스 드레인 전극을 형성하고 동시에 상기 소스 및 드레인 전극 하부로 서로 이격하는 오믹콘택층을 형성하는 단계와;상기 소스 및 드레인 전극과 상기 데이터 배선 상부에 남아있는 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법
|
