| 1 |
1
단위 화소들이 매트릭스 형태로 배열된 화소부와 상기 화소부의 외곽에 위치한 제 1 회로부 및 제 2 회로부로 구분되는 제 1 기판을 제공하는 단계;상기 화소부의 화소들의 경계영역에 블랙매트릭스를 형성하는 단계;상기 블랙매트릭스가 형성된 제 1 기판 위에 버퍼층을 형성하는 단계;상기 버퍼층이 형성된 화소부 및 제 1, 제 2 회로부에 액티브패턴을 형성하며, 상기 화소부에 상기 화소부의 액티브패턴과 연결되는 스토리지패턴을 형성하는 단계;상기 액티브패턴과 스토리지패턴이 형성된 제 1 기판 위에 게이트절연막을 형성하는 단계;상기 게이트절연막이 형성된 제 1 회로부에 게이트전극을 형성하며, 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계;상기 화소부와 제 2 회로부에 게이트전극을 형성하며, 상기 화소부에 공통라인을 형성하는 단계;상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 엘디디영역을 형성하는 단계;상기 제 1 기판 위에 층간절연막을 형성하는 단계;상기 게이트절연막과 층간절연막을 선택적으로 제거하여 각각 상기 액티브패턴의 소오스영역과 드레인영역을 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하는 단계;상기 제 1 콘택홀을 통해 상기 액티브패턴의 소오스영역과 전기적으로 접속하는 소오스전극을 형성하며, 상기 제 2 콘택홀을 통해 상기 액티브패턴의 드레인영역과 전기적으로 접속하는 드레인전극을 형성하는 단계;상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계;컬러필터가 형성된 제 2 기판을 제공하는 단계;상기 제 1 기판 또는 제 2 기판 중 어느 하나의 기판상에 액정층을 형성하는 단계; 및상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법
|
| 2 |
2
제 1 항에 있어서, 상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 n+ 소오스/드레인영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 3 |
3
제 2 항에 있어서, 상기 n+ 소오스/드레인영역과 상기 스토리지패턴은 회절노광을 이용함으로써 한번의 마스크공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 4 |
4
제 1 항에 있어서, 상기 액티브패턴은 다결정 실리콘 박막으로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법
|
| 5 |
5
제 4 항에 있어서, 상기 스토리지패턴은 상기 다결정 실리콘 박막에 n+ 불순물을 주입하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 6 |
6
제 1 항에 있어서, 상기 제 1 회로부에 게이트전극을 형성하며, 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계는상기 게이트절연막이 형성된 제 1 기판 위에 제 1 도전막을 형성하는 단계;제 1 차단막으로 상기 화소부와 제 2 회로부 전부를 가리는 단계;상기 제 1 차단막을 마스크로 상기 제 1 도전막을 선택적으로 제거하여 상기 제 1 회로부에 게이트전극을 형성하는 단계; 및상기 게이트전극을 마스크로 상기 제 1 회로부에 고농도의 p+ 이온을 주입하여 상기 제 1 회로부의 액티브패턴의 소정영역에 p+ 소오스/드레인영역을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 7 |
7
제 1 항에 있어서, 상기 공통라인은 상기 게이트절연막을 사이에 두고 그 하부의 상기 스토리지패턴과 중첩하여 제 1 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 8 |
8
제 7 항에 있어서, 상기 공통라인은 상기 층간절연막을 사이에 두고 그 상부의 상기 드레인전극과 중첩하여 제 2 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 9 |
9
제 6 항에 있어서, 상기 화소부와 제 2 회로부에 게이트전극을 형성하는 단계는제 2 차단막으로 상기 제 1 회로부 전부 및 상기 화소부와 제 2 회로부의 일부를 가리는 단계; 및상기 제 2 차단막을 마스크로 상기 제 1 도전막을 선택적으로 제거하여 상기 화소부와 제 2 회로부에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 10 |
10
제 9 항에 있어서, 상기 화소부와 제 2 회로부의 게이트전극은 습식각을 이용하여 상기 제 1 도전막을 오버식각함으로써 상기 제 2 차단막에 비해 그 폭이 줄어든 것을 특징으로 하는 액정표시장치의 제조방법
|
| 11 |
11
제 9 항에 있어서, 상기 화소부와 제 2 회로부의 게이트전극을 마스크로 상기 화소부와 제 2 회로부에 고농도의 n+ 이온을 주입하여 상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 n+ 소오스/드레인영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 12 |
12
제 11 항에 있어서, 상기 제 2 차단막을 제거한 후, 상기 화소부와 제 2 회로부의 게이트전극을 마스크로 저농도의 n- 이온을 주입하여 상기 화소부와 제 2 회로부의 액티브패턴의 소정영역에 엘디디영역을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
제 1 항에 있어서, 상기 화소부의 제 2 콘택홀은 상기 스토리지패턴의 일부 및 드레인영역의 일부를 동시에 노출시키는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
제 1 항에 있어서, 상기 소오스전극과 드레인전극 및 화소전극을 형성하는 단계는상기 제 1 콘택홀과 제 2 콘택홀의 내부를 포함하는 제 1 기판 전면에 제 2 도전막과 제 3 도전막을 형성하는 단계;상기 제 1 기판의 제 1 영역에 제 1 두께를 갖는 제 1 감광막패턴을 형성하며, 제 2 영역에 제 2 두께를 갖는 제 2 감광막패턴을 형성하는 단계;상기 제 1 감광막패턴 및 제 2 감광막패턴을 마스크로 하여 상기 제 2 도전막과 제 3 도전막을 선택적으로 패터닝함으로써, 상기 제 1 영역에 상기 제 3 도전막으로 이루어진 소오스전극과 드레인전극 및 데이터라인을 형성하며, 상기 제 2 영역에 상기 제 2 도전막으로 이루어진 화소전극과 상기 제 3 도전막으로 이루어진 도전막패턴을 형성하는 단계;상기 제 2 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 3 감광막패턴을 형성하는 단계; 및상기 제 3 감광막패턴을 마스크로 하여 상기 제 2 영역의 상기 도전막패턴을 제거하여 상기 화소전극을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 20 |
20
제 19 항에 있어서, 상기 소오스전극과 드레인전극 및 데이터라인의 하부에는 각각 상기 제 2 도전막으로 이루어지며 그 측면이 상기 소오스전극과 드레인전극 및 데이터라인과 동일한 형태로 패터닝된 소오스전극패턴과 드레인전극패턴 및 데이터라인패턴이 형성되는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 21 |
21
제 19 항에 있어서, 상기 제 1 감광막패턴은 애싱공정을 통해 상기 제 2 감광막패턴의 두께만큼 줄어든 제 3 두께의 제 3 감광막패턴으로 패터닝되는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 22 |
22
삭제
|
| 23 |
23
삭제
|
| 24 |
24
제 19 항에 있어서, 상기 제 1 두께는 상기 제 2 두께보다 두꺼운 것을 특징으로 하는 액정표시장치의 제조방법
|
| 25 |
25
제 19 항에 있어서, 상기 제 3 도전막은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬 또는 몰리브덴의 불투명 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
| 26 |
26
제 19 항에 있어서, 상기 제 2 도전막은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드의 투명한 도전물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
|
