| 1 |
1
기판 상에 배치된 게이트라인;상기 게이트라인에 교차하여 배치되고 상기 게이트라인과 교차하여 픽셀을 정의하는 데이터라인;상기 픽셀에 배치되고 상기 게이트라인과 상기 데이터라인에 전기적으로 연결된 박막트랜지스터; 및상기 박막트랜지스터에 전기적으로 연결된 화소전극을 포함하고,상기 박막트랜지스터는, 서로 이격된 제1 소오스전극 및 제1 드레인전극;상기 제1 소오스전극 및 상기 제1 드레인전극 상에 배치된 게이트전극;상기 게이트전극 상에 배치되는 절연층;상기 절연층 상에 배치된 반도체층;상기 반도체층의 상면과 접촉하며 서로 이격되어 배치된 제2 소오스전극 및 제2 드레인전극;상기 제1 및 제2 소오스전극을 전기적으로 연결하는 제1 연결전극; 및 상기 제1 및 제2 드레인전극을 전기적으로 연결하는 제2 연결전극을 포함하고,상기 게이트전극 및 상기 반도체층 중 적어도 하나는 상기 제1 소오스전극 및 상기 제2 소오스전극과 중첩되고,상기 절연층은 아일랜드 패턴이고 상기 절연층의 폭은 상기 반도체층의 폭보다 크고 상기 게이트 전극의 폭보다 작으며,상기 제1 및 제2 소오스전극과 상기 제1 및 제2 드레인 전극은 금속을 포함하고,상기 화소전극은 상기 제2 연결전극으로부터 연장되고 상기 제1 및 제2 연결전극과 상기 화소전극은 동일 물질을 포함하며,상기 제1 소오스전극의 적어도 일부는 상기 게이트 전극 아래에서 상기 게이트전극과 수직으로 중첩되고, 상기 제1 드레인전극의 적어도 일부는 상기 게이트전극 아래에서 상기 게이트전극과 수직으로 중첩되며, 상기 제1 소오스전극과 상기 제1 드레인전극 사이의 간격은 적어도 상기 게이트전극의 폭보다 작은 액정표시장치
|
| 2 |
2
제1항에 있어서,상기 게이트전극 및 상기 반도체층 중 적어도 하나는 상기 제1 드레인전극 및 상기 제2 드레인전극과 중첩되는 액정표시장치
|
| 3 |
3
제1항에 있어서,상기 제1 소오스전극은 상기 데이터라인으로부터 연장되어 상기 게이트전극의 일부와 중첩되는 액정표시장치
|
| 4 |
4
제1항에 있어서,상기 제1 소오스전극의 일부는 상기 제2 소오스전극과 중첩되는 액정표시장치
|
| 5 |
5
제1항에 있어서,상기 제1 드레인전극의 일부는 상기 제2 드레인전극과 중첩되는 액정표시장치
|
| 6 |
6
제1항에 있어서,상기 제2 소오스전극은 금속이고, 상기 제1 소오스전극과 상이한 층에 형성되는 액정표시장치
|
| 7 |
7
제1항에 있어서,상기 제2 드레인전극은 금속이고, 상기 제1 드레인전극과 상이한 층에 형성되는 액정표시장치
|
| 8 |
8
제1항에 있어서,상기 제2 소오스전극은 금속이고, 상기 게이트전극은 상기 제1 소오스전극과 상기 제2 소오스 전극 사이에 배치되는 액정표시장치
|
| 9 |
9
제1항에 있어서,상기 제2 드레인전극은 금속이고,상기 게이트전극은 상기 제1 드레인전극과 상기 제2 드레인전극 사이에 배치되는 액정표시장치
|
| 10 |
10
제1항에 있어서,상기 제2 소오스 전극과 상기 제2 드레인 전극 사이에 리세스를 포함하는 액정표시장치
|
| 11 |
11
제1항에 있어서,상기 반도체층은 상기 게이트전극과 접촉되고 적어도 상기 게이트전극의 폭보다 작은 액정표시장치
|
| 12 |
12
제1항에 있어서, 상기 제1 소오스전극 및 상기 제1 드레인전극은 상기 제2 소오스전극 및 상기 제2 드레인전극과 상이한 평면 상에 배치되고,상기 제1 및 제2 소오스전극과 상기 제1 및 제2 드레인전극은 금속인 것을 특징으로 하는 액정표시장치
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
| 20 |
20
삭제
|
| 21 |
21
삭제
|
| 22 |
22
삭제
|
| 23 |
23
삭제
|
| 24 |
24
삭제
|
| 25 |
25
삭제
|
