맞춤기술찾기

이전대상기술

박막 트랜지스터 어레이 기판 및 그 제조방법

  • 기술번호 : KST2015047588
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 박막 트랜지스터의 오작동 및 누설전류를 방지할 수 있는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다. 이를 위하여, 본 발명에 따른 박막 트랜지스터 어레이 기판은 게이트 절연막을 사이에 두고 서로 교차되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극과; 상기 화소전극을 덮도록 형성된 보호막과; 상기 보호막 위에 형성되며 상기 화소전극과 전계를 형성하는 공통전극을 구비하고, 상기 공통전극은 상기 화소전극과 중첩되는 영역에서는 다수의 슬릿을 포함하고 상기 박막 트랜지스터와는 비중첩되는 것을 특징으로 한다.
Int. CL H01L 29/786 (2006.01)
CPC G02F 1/134309(2013.01) G02F 1/134309(2013.01)
출원번호/일자 1020070021541 (2007.03.05)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-1275957-0000 (2013.06.11)
공개번호/일자 10-2008-0081487 (2008.09.10) 문서열기
공고번호/일자 (20130614) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.02.29)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 송상무 대한민국 대구광역시 남구
2 박성일 대한민국 대구광역시 북구
3 황성수 대한민국 경북 구미시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 서교준 대한민국 서울특별시 강남구 테헤란로 **길**, **층 (역삼동, 케이앤아이타워)(특허사무소소담)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2007.03.05 수리 (Accepted) 1-1-2007-0181769-70
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2007.08.21 수리 (Accepted) 1-1-2007-0601865-96
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.04.18 수리 (Accepted) 4-1-2008-5061241-15
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
7 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2012.02.29 수리 (Accepted) 1-1-2012-0168229-49
8 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2012.08.24 수리 (Accepted) 1-1-2012-0683112-08
9 선행기술조사의뢰서
Request for Prior Art Search
2013.02.05 수리 (Accepted) 9-1-9999-9999999-89
10 선행기술조사보고서
Report of Prior Art Search
2013.03.11 수리 (Accepted) 9-1-2013-0016908-55
11 등록결정서
Decision to grant
2013.03.21 발송처리완료 (Completion of Transmission) 9-5-2013-0188272-42
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
게이트 절연막을 사이에 두고 서로 교차되는 게이트 라인 및 데이터 라인과;상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극과; 상기 화소전극을 덮도록 형성된 보호막과; 상기 보호막 위에 형성되며 상기 화소전극과 전계를 형성하는 공통전극을 구비하고, 상기 공통전극은 상기 화소전극과 중첩되는 영역에서는 다수의 슬릿을 포함하고 상기 박막 트랜지스터와는 비중첩되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
2 2
제 1 항에 있어서,상기 박막 트랜지스터는상기 게이트 라인과 접속된 게이트 전극과;상기 데이터 라인과 접속된 소스전극과;상기 소스전극과 마주보는 드레인 전극과;상기 소스전극과 드레인 전극 사이에 채널을 형성하는 반도체 패턴을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
3 3
제 2 항에 있어서,상기 화소전극은 상기 드레인 전극 아래에서 상기 드레인 전극과 접촉되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
4 4
제 2 항에 있어서,상기 화소전극은 상기 드레인 전극 위에서 상기 드레인 전극과 접촉되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
5 5
제 1 항에 있어서,상기 게이트 라인에 게이트 전압을 공급하는 게이트 패드부를 더 구비하고,상기 게이트 패드부는상기 게이트 라인과 접속된 게이트 패드 하부전극과;상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
6 6
제 2 항에 있어서,상기 데이터 라인에 데이터 전압을 공급하는 데이터 패드부를 더 구비하고,상기 데이터 패드부는상기 데이터 라인과 접속된 데이터 패드 하부전극과;상기 보호막을 관통하는 제2 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
7 7
제 6 항에 있어서,상기 반도체 패턴은 상기 데이터 라인, 소스전극, 드레인 전극 및 데이터 패드 하부전극 아래에 각각 위치하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
8 8
제 1 항에 있어서,상기 화소전극은 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 부분적으로 중첩되어 스토리지 캐패시터를 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
9 9
기판 위에 박막 트랜지스터의 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인 및 상기 게이트 라인을 형성하는 단계와; 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속되는 박막 트랜지스터 및 상기 박막 트랜지스터와 접속된 화소전극을 형성하는 단계와; 상기 화소전극을 덮는 보호막을 형성하는 형성하는 단계와;상기 보호막 위에 위치하며 상기 화소전극과 중첩되는 영역에서는 다수의 슬릿을 포함함과 아울러 상기 박막 트랜지스터와는 비중첩되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
10 10
제 9 항에 있어서,상기 데이터 라인, 박막 트랜지스터 및 화소전극을 형성하는 단계는,상기 게이트 절연막 위에 상기 화소전극을 형성하는 단계와;상기 박막 트랜지스터의 반도체 패턴을 형성하는 단계와;상기 데이터 라인, 상기 데이터 라인과 접촉되는 소스전극 및 상기 화소전극과 접촉되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
11 11
제 9 항에 있어서,상기 데이터 라인, 박막 트랜지스터 및 화소전극을 형성하는 단계는상기 데이터 라인, 상기 박막 트랜지스터의 소스전극 및 드레인 전극을 포함하는 소스 드레인 패턴을 형성함과 아울러 상기 소스 드레인 패턴 아래에 위치하는 반도체 패턴을 형성하는 단계와;상기 드레인 전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
12 12
제 9 항에 있어서,상기 게이트 라인에 게이트 전압을 공급하는 게이트 패드부를 형성하는 단계를 포함하고,상기 게이트 패드부는 상기 게이트 라인과 동시에 형성되는 게이트 패드 하부전극, 상기 공통전극과 동시에 형성되며 상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
13 13
제 9 항에 있어서,상기 데이터 라인에 데이터 전압을 공급하는 데이터 패드부를 형성하는 단계를 포함하고,상기 데이터 라인과 동시에 형성되는 데이터 패드 하부전극, 상기 공통전극과 동시에 형성되며 상기 보호막을 관통하는 제2 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.