1 |
1
게이트 절연막을 사이에 두고 서로 교차되는 게이트 라인 및 데이터 라인과;상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극과; 상기 화소전극을 덮도록 형성된 보호막과; 상기 보호막 위에 형성되며 상기 화소전극과 전계를 형성하는 공통전극을 구비하고, 상기 공통전극은 상기 화소전극과 중첩되는 영역에서는 다수의 슬릿을 포함하고 상기 박막 트랜지스터와는 비중첩되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
2 |
2
제 1 항에 있어서,상기 박막 트랜지스터는상기 게이트 라인과 접속된 게이트 전극과;상기 데이터 라인과 접속된 소스전극과;상기 소스전극과 마주보는 드레인 전극과;상기 소스전극과 드레인 전극 사이에 채널을 형성하는 반도체 패턴을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
3 |
3
제 2 항에 있어서,상기 화소전극은 상기 드레인 전극 아래에서 상기 드레인 전극과 접촉되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
4 |
4
제 2 항에 있어서,상기 화소전극은 상기 드레인 전극 위에서 상기 드레인 전극과 접촉되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
5 |
5
제 1 항에 있어서,상기 게이트 라인에 게이트 전압을 공급하는 게이트 패드부를 더 구비하고,상기 게이트 패드부는상기 게이트 라인과 접속된 게이트 패드 하부전극과;상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
6 |
6
제 2 항에 있어서,상기 데이터 라인에 데이터 전압을 공급하는 데이터 패드부를 더 구비하고,상기 데이터 패드부는상기 데이터 라인과 접속된 데이터 패드 하부전극과;상기 보호막을 관통하는 제2 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
7 |
7
제 6 항에 있어서,상기 반도체 패턴은 상기 데이터 라인, 소스전극, 드레인 전극 및 데이터 패드 하부전극 아래에 각각 위치하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
8 |
8
제 1 항에 있어서,상기 화소전극은 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 부분적으로 중첩되어 스토리지 캐패시터를 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판
|
9 |
9
기판 위에 박막 트랜지스터의 게이트 전극, 상기 게이트 전극과 접속된 게이트 라인 및 상기 게이트 라인을 형성하는 단계와; 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속되는 박막 트랜지스터 및 상기 박막 트랜지스터와 접속된 화소전극을 형성하는 단계와; 상기 화소전극을 덮는 보호막을 형성하는 형성하는 단계와;상기 보호막 위에 위치하며 상기 화소전극과 중첩되는 영역에서는 다수의 슬릿을 포함함과 아울러 상기 박막 트랜지스터와는 비중첩되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|
10 |
10
제 9 항에 있어서,상기 데이터 라인, 박막 트랜지스터 및 화소전극을 형성하는 단계는,상기 게이트 절연막 위에 상기 화소전극을 형성하는 단계와;상기 박막 트랜지스터의 반도체 패턴을 형성하는 단계와;상기 데이터 라인, 상기 데이터 라인과 접촉되는 소스전극 및 상기 화소전극과 접촉되는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|
11 |
11
제 9 항에 있어서,상기 데이터 라인, 박막 트랜지스터 및 화소전극을 형성하는 단계는상기 데이터 라인, 상기 박막 트랜지스터의 소스전극 및 드레인 전극을 포함하는 소스 드레인 패턴을 형성함과 아울러 상기 소스 드레인 패턴 아래에 위치하는 반도체 패턴을 형성하는 단계와;상기 드레인 전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|
12 |
12
제 9 항에 있어서,상기 게이트 라인에 게이트 전압을 공급하는 게이트 패드부를 형성하는 단계를 포함하고,상기 게이트 패드부는 상기 게이트 라인과 동시에 형성되는 게이트 패드 하부전극, 상기 공통전극과 동시에 형성되며 상기 보호막 및 게이트 절연막을 관통하는 제1 컨택홀을 통해 상기 게이트 패드 하부전극과 접촉되는 게이트 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|
13 |
13
제 9 항에 있어서,상기 데이터 라인에 데이터 전압을 공급하는 데이터 패드부를 형성하는 단계를 포함하고,상기 데이터 라인과 동시에 형성되는 데이터 패드 하부전극, 상기 공통전극과 동시에 형성되며 상기 보호막을 관통하는 제2 컨택홀을 통해 상기 데이터 패드 하부전극과 접촉되는 데이터 패드 상부전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법
|