1 |
1
CPU와 NAND 플래시 메모리 사이에 PLD를 구비하는 전자기기의 부팅 방법으로서,(a) 상기 PLD에 의해, 전원 인가가 감지되면 상기 NAND 플래시 메모리에 최초 전원 인가인지 판단하는 단계;(b) 상기 PLD에 의해, 상기 NAND 플래시 메모리에 전원인가가 감지되면 상기 PLD와 상기 NAND 플래시 메모리와의 엑세스 상태로 전환되는 단계;(c) 상기 PLD에 의해, 상기 PLD와 상기 NAND 플래시 메모리와의 엑세스 상태로 전환되면 상기 NAND 플래시 메모리를 리셋(reset) 시키는 단계;(d) 상기 PLD에 의해, 상기 최초 NAND 플래시 메모리가 리셋 되면 읽기 명령(read command) 신호 전달을 1 사이클(cycle) 진행하는 단계;(e) 상기 PLD에 의해, 상기 읽기 명령 신호 전달 후 읽기 주소(read address) 신호 전달을 5 사이클(cycle) 진행하는 단계;(f) 상기 PLD에 의해, 최종적으로 읽기 승인(read confirm) 신호 전달을 1 사이클(cycle) 진행하여 읽기 모드(read mode) 과정을 수행하는 단계;(g) 상기 PLD에 의해, 상기 읽기 모드 과정을 수행하는 동안 상기 NAND 플래시 메모리가 상기 CPU에 엑세스 되지 않도록 상기 CPU와의 연결 신호를 차단하는 단계; 및(h) 상기 CPU에 의해, 상기 NAND 플래시 메모리가 읽기 모드로 전환되면 상기 NAND 플래시 메모리로 상기 전자기기의 부팅을 수행하는 단계를 포함하는 것을 특징을 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
2 |
2
삭제
|
3 |
3
제 1항에 있어서,상기 PLD에 의해, 상기 읽기 모드 과정을 마치면 상기 CPU가 상기 NAND 플래시 메모리를 엑세스할 수 있는 상태로 전환하고 상기 PLD를 버퍼 동작을 수행하도록 하는 단계를 더 포함하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
4 |
4
제 1항에 있어서,상기 단계 (a)는 상기 PLD에 의해, 상기 PLD에 파워 연속 제어 플립플롭(Power sequence control Flip-flop)를 추가하여 전원이 켜지는 시점을 상기 NAND 플래시 메모리가 깨어나는 시점으로 판단하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
5 |
5
제 1항에 있어서,상기 단계 (b)는 상기 PLD에 의해, 전원인가 신호가 감지되면 CS(chip select)를 로우(low)로 떨어뜨려 PLD가 NAND를 엑세스 할 수 있도록 설정하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
6 |
6
제 1항에 있어서,상기 단계 (c)는 상기 PLD에 의해, CLE(command latch enable)를 하이(high), WE(write enable)를 로우(low)로 하여 0xFF 신호를 NAND에 전달하여 리셋(reset)하고 다시 CLE(command latch enable)를 로우(low), WE(write enable)를 하이(high)로 설정하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
7 |
7
제 1항에 있어서,상기 단계 (d)는 상기 PLD에 의해, CLE(command latch enable)를 하이(high), WE(write enable)를 로우(low)로 하여 0x00(read command) 신호 전달하고 다시 CLE(command latch enable)를 로우(low), WE(write enable)를 하이(high)로 설정하는 과정을 1 사이클 진행하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
8 |
8
제 1항에 있어서,상기 단계 (e)는 상기 PLD에 의해, ALE(address latch enable)를 하이(high), WE(write enable)를 로우(low)로 하여 0x00(read command) 신호를 전달하고 ALE(address latch enable)를 로우(low), WE(write enable)를 하이(high)로 설정하는 과정을 5 사이클 진행하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|
9 |
9
제 1항에 있어서,상기 단계 (f)는 상기 PLD에 의해, CLE(command latch enable)를 하이(high), WE(write enable)를 로우(low)로 하여 0x30(confirm command) 신호 전달하고 다시 CLE(command latch enable)를 로우(low), WE(write enable)를 하이(high)로 설정하는 과정을 1 사이클 진행하는 것을 특징으로 하는 PLD 및 NAND 플래시 메모리를 이용한 전자기기의 부팅 방법
|