1 |
1
기판상에 배치된 게이트 전극;상기 게이트 전극를 포함하는 상기 기판상에 배치된 게이트 절연막;상기 게이트 절연막상에 서로 이격되어 배치된 소스 전극 및 드레인 전극;상기 소스 전극 및 상기 드레인 전극상에 각각 배치된 제 1 및 제 2 오믹 콘택 패턴;상기 제 1 및 제 2 오믹 콘택 패턴상에 연장되어 배치된 나노 반도체;상기 나노 반도체의 일단부와 상기 제 1 오믹 콘택 패턴상에 배치된 보조 소스 전극;상기 나노 반도체의 타단부와 상기 제 2 오믹 콘택 패턴상에 배치된 보조 드레인 전극;상기 나노 반도체, 보조 소스 전극 및 보조 드레인 전극을 포함하는 상기 기판상에 배치되며, 상기 보조 드레인 전극의 일부를 노출하는 보호 패턴; 및상기 보호 패턴상에 상기 보조 드레인 전극과 전기적으로 연결된 화소 전극을 포함하는 어레이 기판
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 보조 소스 전극 하부에 배치된 보조 제 1 오믹 콘택 패턴; 및상기 보조 드레인 전극 하부에 배치된 보조 제 2 오믹 콘택 패턴을 더 포함하는 것을 특징으로 하는 어레이 기판
|
4 |
4
제 1 항에 있어서,상기 제 1 및 제 2 오믹 콘택 패턴과 상기 소스 전극 및 상기 드레인 전극은 각각 대응된 면적을 갖는 것을 특징으로 하는 어레이 기판
|
5 |
5
제 1 항에 있어서,상기 제 1 및 제 2 오믹 콘택 패턴은 Ti, ITO, Pd 및 Au 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 어레이 기판
|
6 |
6
기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극를 포함하는 상기 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상에 서로 마주하는 소스 전극, 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극상에 각각 배치된 제 1 및 제 2 오믹 콘택 패턴을 형성하는 단계;상기 제 1 및 제 2 오믹 콘택 패턴의 각 일부에 전기적으로 접촉된 나노 반도체를 형성하는 단계;상기 나노 반도체의 일단부와 상기 제 1 오믹 콘택 패턴상에 배치된 보조 소스 전극과 상기 나노 반도체의 타단부와 상기 제 2 오믹 콘택 패턴상에 배치된 보조 드레인 전극을 형성하는 단계;상기 보조 드레인 전극의 일부를 노출하며, 상기 나노 반도체를 포함하는 상기 기판상에 보호 패턴을 형성하는 단계; 및상기 보호 패턴상에 상기 보조 드레인 전극과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법
|
7 |
7
제 6 항에 있어서,상기 소스 전극, 상기 드레인 전극, 상기 제 1 및 제 2 오믹 콘택 패턴을 형성하는 단계에서 상기 드레인 전극과 전기적으로 연결된 데이터 배선과 상기 데이터 배선과 평행하는 어레이 배선을 더 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법
|
8 |
8
제 7 항에 있어서,상기 나노 반도체를 형성하는 단계는 상기 데이터 배선 및 상기 어레이 배선을 포함하는 상기 기판상에 나노물질 분산 용액을 코팅하는 단계; 상기 데이터 배선 및 상기 어레이 배선중 어느 하나의 배선에 외부 전압을 인가하여 상기 나노물질을 배열하는 단계; 및상기 나노물질이 배열된 상기 기판을 건조하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법
|
9 |
9
제 8 항에 있어서,상기 나노물질을 배열하는 단계와 상기 기판을 건조하는 단계 사이에 상기 나노물질이 배열된 상기 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법
|
10 |
10
제 8 항에 있어서,상기 기판을 건조하는 단계 이후에 상기 어레이 배선을 제거하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법
|
11 |
11
삭제
|
12 |
12
제 6 항에 있어서,상기 보조 소스 전극 및 상기 보조 드레인 전극 하부에 각각 보조 제 1 및 제 2 오믹 콘택 패턴이 더 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법
|
13 |
13
제 10 항에 있어서,상기 보조 소스 전극 및 상기 보조 드레인 전극을 형성하는 단계에서 상기 어레이 배선이 제거되는 것을 특징으로 하는 어레이 기판의 제조 방법
|