| 1 |
1
기판 상부에 비정질실리콘 활성층을 형성하는 단계;상기 비정질실리콘 활성층의 채널영역과 쇼트키접합(schottky junction)을 형성하도록 소스 및 드레인 전극을 금속실리사이드로 형성하는 단계; 및상기 소스 및 드레인 전극을 촉매로 하여 상기 채널영역의 비정질실리콘을 폴리실리콘으로 결정화시키는 단계를 포함하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 2 |
2
제1항에 있어서,상기 채널영역의 비정질실리콘활성층 상부에 게이트절연막 및 게이트전극이 적층된 게이트패턴을 형성하는 단계를 더 포함하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 3 |
3
제1항에 있어서,상기 비정질실리콘을 결정화하는 단계는 금속유도측면결정화방법(metal induced lateral crystallization, MILC)을 사용하여 실시하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 4 |
4
제1항에 있어서,상기 비정질실리콘을 결정화하는 단계에서 상기 소스 및 드레인 전극 사이의 전하이동방향에 평행한 결정립을 형성하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 5 |
5
제1항에 있어서,상기 비정질실리콘을 결정화하는 단계는 400℃ ~ 600℃ 범위의 온도에서 실시하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 6 |
6
제1항에 있어서,상기 비정질실리콘을 결정화시키는 단계는 결정화 속도를 향상시키기 위하여 전기장 또는 자기장을 인가하여 실시하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 7 |
7
제1항에 있어서,상기 소스 및 드레인 전극을 금속실리사이드로 형성하는 단계는,상기 비정질실리콘활성층 상에 희생막패턴을 형성하는 단계;상기 비정질실리콘활성층 전면에 금속막을 형성하는 단계;상기 금속막과 비정질실리콘활성층을 반응시켜 금속실리사이드를 형성하기 위한 열처리 단계; 및상기 열처리시 반응하지 않은 미반응 금속막을 제거하는 단계를 포함하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 8 |
8
제7항에 있어서,상기 금속막은 상기 채널영역의 결정화를 위한 촉매용 제1금속원소와 쇼트키장벽(schottky barrier)의 레밸(level)조절용 제2금속원소의 합금인 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 9 |
9
제7항에 있어서,상기 금속막은 철(Fe), 코발트(Co), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 몰리브덴(Mo), 티타늄(Ti), 어븀(Er), 이터륨(Yb), 사마륨(Sm), 이트륨(Y), 란탄(La), 세륨(Ce), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 톨륨(Tm) 및 루테늄(Lu)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들을 혼합하여 형성하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 10 |
10
제7항에 있어서,상기 열처리 단계는 400℃ ~ 600℃ 범위의 온도에서 실시하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 11 |
11
제1항에 있어서,상기 비정질실리콘활성층은 플라즈마화학기상증착법(PECVD), 저압화학기상증착법(LPVCD) 및 스퍼터링법(sputtering)으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 형성하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 12 |
12
제1항에 있어서,상기 비정질실리콘활성층은 200℃ ~ 600℃ 범위의 온도에서 형성하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 13 |
13
제1항에 있어서,상기 기판은 유리, 플라스틱, 실리콘기판으로 이루어진 그룹으로부터 선택된 어느 하나를 사용하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 14 |
14
제2항에 있어서,상기 게이트절연막은 실리콘산화막, 실리콘질화막, 질화산화막 HfO2, ZrO2, Ta2O5, Y2O3, HfSiON 및 HfAlON으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
| 15 |
15
제2항에 있어서,상기 게이트전극은 폴리실리콘, 실리콘게르마늄, 금속, 도전성금속질화물 및 금속실리사이드로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성하는 쇼트키 장벽 박막 트랜지스터 제조방법
|
