| 1 |
1
패러티 체크 매트릭스(parity check matrix)를 이용하여 수신 데이터의 에러 비트를 검출하는 단계;상기 에러 비트가 런 길이 제한 조건의 부가를 위한 비트 플립(bit flip)에 의한 에러인지의 여부를 판단하는 단계; 및상기 에러 비트가 상기 비트 플립에 의한 에러인 경우, 상기 에러 비트를 정정하되,상기 비트 플립에 의한 에러인지 여부를 판단하는 단계에서, 상기 수신 데이터에 포함된 에러 비트들 중 검출 빈도가 가장 높은 에러 비트를 상기 비트 플립에 의한 에러로 판단하는 것을 특징으로 하는 데이터 에러 정정 방법
|
| 2 |
2
제1 항에 있어서,상기 비트 플립에 의한 에러인지의 여부를 판단하는 단계는,상기 에러 비트의 값을 체크하는 단계; 및상기 에러 비트의 값이 1인 경우, 상기 수신 데이터의 런 길이 제한 조건의 존재 여부를 판단하는 단계를 포함하는 데이터 에러 정정 방법
|
| 3 |
3
제2 항에 있어서,상기 런 길이 제한 조건의 존재 여부를 판단하는 단계는,상기 에러 비트의 앞과 뒤의 연속되는 0 비트의 개수를 체크함으로써 이루어지는 데이터 에러 정정 방법
|
| 4 |
4
제3 항에 있어서,상기 연속되는 0 비트의 개수는 상기 수신 데이터에 부가된 런 길이 제한 조건 및 RMTR(repeated minimum transition run) 조건에 의해 결정되는 데이터 에러 정정 방법
|
| 5 |
5
제2 항에 있어서,상기 비트 플립에 의한 에러인지의 여부를 판단하는 단계는,상기 에러 비트의 검출 빈도를 체크하는 단계를 더 포함하는 데이터 에러 정정 방법
|
| 6 |
6
삭제
|
| 7 |
7
제1 항에 있어서,상기 에러 비트를 정정하는 단계는 상기 에러 비트를 1에서 0으로 정정하여 수행되는 데이터 에러 정정 방법
|
| 8 |
8
제1 항에 있어서,상기 에러 비트를 정정하는 단계는 상기 에러 비트의 확률 값의 부호를 변환하여 수행되는 데이터 에러 정정 방법
|
| 9 |
9
제1 항에 있어서,상기 수신 데이터의 에러 비트를 검출하는 단계는,상기 패러티 체크 매트릭스로부터 신드롬 벡터(syndrome vector)를 계산하여 상기 수신 데이터의 에러 발생 여부를 판단하는 단계를 포함하는 데이터 에러 정정 방법
|
| 10 |
10
패러티 체크 매트릭스를 이용하여 수신 데이터의 에러 비트를 검출하는 에러 검출부;상기 에러 비트가 런 길이 제한 조건의 부가를 위한 비트 플립에 의한 에러인지의 여부를 판단하되, 상기 수신 데이터에 포함된 에러 비트들 중 검출 빈도가 가장 높은 에러 비트를 상기 비트 플립에 의한 에러로 판단하는 에러 판단부; 및상기 에러 비트가 상기 비트 플립에 의한 에러인 경우, 상기 에러 비트를 정정하는 에러 정정부를 포함하는 데이터 에러 정정 장치
|
| 11 |
11
제10 항에 있어서,상기 에러 판단부는,상기 에러 비트의 값을 체크하고 상기 에러 비트의 값이 1인 경우, 상기 수신 데이터의 런 길이 제한 조건의 존재 여부를 판단하는 데이터 에러 정정 장치
|
| 12 |
12
제11 항에 있어서,상기 에러 판단부는 상기 에러 비트의 앞과 뒤의 연속되는 0 비트의 개수를 체크하여 상기 런 길이 제한 조건의 존재 여부를 판단하는 데이터 에러 정정 장치
|
| 13 |
13
제12 항에 있어서,상기 연속되는 0 비트의 개수는 상기 수신 데이터에 부가된 런 길이 제한 조건 및 RMTR 조건에 의해 결정되는 데이터 에러 정정 장치
|
| 14 |
14
제11 항에 있어서,상기 에러 판단부는 상기 에러 비트의 검출 빈도를 체크하는 데이터 에러 정정 장치
|
| 15 |
15
삭제
|
| 16 |
16
제10 항에 있어서,상기 에러 정정부는 상기 에러 비트를 1에서 0으로 정정하는 데이터 에러 정정 장치
|
| 17 |
17
제10 항에 있어서,상기 에러 정정부는 상기 에러 비트의 확률 값의 부호를 변환하는 데이터 에러 정정 장치
|
| 18 |
18
제10 항에 있어서,상기 에러 검출부는 상기 패러티 체크 매트릭스로부터 신드롬 벡터를 계산하여 상기 수신 데이터의 에러 발생 여부를 판단하는 데이터 에러 정정 장치
|
