| 1 |
1
어레이 영역과 비어레이 영역으로 구분된 모기판과;상기 모기판 상의 상기 어레이 영역에 대응하여 구성된 어레이 소자와;상기 모기판 상의 상기 비어레이 영역에 대응하여 정전기의 발생 유무 및 상기 어레이 소자의 각 공정 단계에서의 정전기 발생량을 탐지할 수 있도록 전기적으로 절연된 상태로 삽입된 다수의 테스트 패턴을 포함하고, 상기 다수의 테스트 패턴은 가로방향을 따라 서로 이격된 상태로 형성된 제 1 및 제 2 반도체 패턴과, 게이트 절연막을 사이에 두고 상기 제 1 및 제 2 반도체 패턴 각각의 양 가장자리에 중첩되도록 형성된 게이트 패턴을 포함하며, 상기 게이트 패턴은 상기 제 1 및 제 2 반도체 패턴 각각의 일 가장자리와 중첩되도록 가로방향을 따라 위치되는 제 1a 내지 제 2a 피뢰침과, 상기 제 1a 및 제 2a 피뢰침과 각각 서로 다른 이격거리를 가지며 상기 제 1 및 제 2 반도체 패턴 각각의 타 가장자리와 중첩되도록 위치되는 제 1b 및 제 2b 피뢰침을 포함하는 액정표시장치용 어레이 모기판
|
| 2 |
2
제 1 항에 있어서,상기 다수의 테스트 패턴은 상기 어레이 영역의 네 변을 둘러싸는 상기 비어레이 영역에 각각 대응하여 설계한 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 3 |
3
제 1 항에 있어서,상기 다수의 테스트 패턴은 서로 이격된 상태로 형성되는 제 3 내지 제 5 반도체 패턴을 더 포함하고, 상기 게이트 패턴은 상기 제 3 내지 제 5 반도체 패턴에 각각 대응되는 제 3a 내지 제 5a 피뢰침과, 상기 제 3a 및 제 5a 피뢰침과 각각 서로 다른 이격거리를 가지는 제 3b 및 제 5b 피뢰침을 더 포함하며, 상기 제 1 내지 제 5 반도체 패턴은 반도체층과 동일층 동일물질로 형성되고, 상기 게이트 패턴은 게이트 배선과 동일층 동일 물질로 이루어지며, 상기 게이트 패턴의 일부를 노출하는 게이트 홀을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 4 |
4
제 3 항에 있어서,상기 게이트 패턴은 양측으로 수직 분기된 수직부와, 상기 양측의 수직부를 상측과 하측에서 하나로 연결하는 수평부와, 상기 수평부에서 서로 마주보는 방향으로 수직 분기된 상기 제 1a 내지 제 5a 피뢰침과 제 1b 내지 제 5b 피뢰침을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 5 |
5
제 4 항에 있어서,상기 제 1a 내지 제 5a 피뢰침 및 제 1b 내지 제 5b 피뢰침은 상기 게이트 절연막을 사이에 두고 상기 제 1 내지 제 5 반도체 패턴에 각각 중첩된 제 1 내지 제 5 검출 영역을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 6 |
6
제 5 항에 있어서,상기 제 1 내지 제 5 검출 영역은 상기 어레이 소자를 구성하는 과정에서 발생되는 정전기의 발생량을 단계별로 탐지하는 영역인 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 7 |
7
제 5 항에 있어서,상기 테스트 패턴은 상기 제 1 내지 제 5 검출 영역에 대응된 각각의 이격 거리를 10μm, 20μm, 30μm, 40μm, 50μm로 설계한 상태에서, 상기 제 1 검출 영역은 1kV, 제 2 검출 영역은 2kV, 제 3 검출 영역은 3kV, 제 4 검출 영역은 4kV, 제 5 검출 영역은 5kV의 정전기 전압이 유입될 때 각각에 대응된 상기 게이트 절연막이 파괴되도록 설정된 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 8 |
8
제 2 항에 있어서,상기 제 1 내지 제 5 반도체 패턴은 다결정 실리콘으로 이루어진 단일층 또는, 순수 비정질 실리콘과 불순물을 포함하는 비정질 실리콘이 차례로 적층 구성된 것을 특징으로 하는 액정표시장치용 어레이 모기판
|
| 9 |
9
어레이 영역과 비어레이 영역으로 구분된 모기판을 준비하는 단계와;상기 모기판 상의 상기 어레이 영역에 대응된 어레이 소자와, 상기 비어레이 영역에 대응하여 정전기의 발생 유무 및 상기 어레이 소자의 각 공정 단계에서의 정전기 발생량을 탐지할 수 있도록 전기적으로 절연된 다수의 테스트 패턴을 형성하는 단계를 포함하고, 상기 테스트 패턴을 형성하는 단계는, 상기 모기판 상의 비어레이 영역에 가로방향을 따라 서로 이격된 제 1 및 제 2 반도체 패턴을 형성하는 단계와;상기 제 1 및 제 2 반도체 패턴 상부에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 전기적으로 절연된 게이트 패턴을 형성하는 단계를 포함하며, 상기 게이트 패턴을 형성하는 단계는, 상기 제 1 및 제 2 반도체 패턴 각각의 일 가장자리와 중첩되도록 가로방향을 따라 위치되는 제 1a 및 제 2a 피뢰침과, 상기 제 1a 및 제 2a 피뢰침과 각각 서로 다른 이격거리를 가지며 상기 제 1 및 제 2 반도체 패턴 각각의 타 가장자리와 중첩되도록 위치되는 제 1b 및 제 2b 피뢰침을 형성하는 단계를 포함하는 액정표시장치용 어레이 모기판의 제조방법
|
| 10 |
10
제 9 항에 있어서,상기 테스트 패턴을 형성하는 단계는,상기 제 1 및 제2 반도체 패턴을 형성할 시에 서로 이격된 상태의 제 3 내지 제 5 반도체 패턴을 형성하고상기 게이트 패턴 상부에 상기 게이트 패턴의 일부를 노출하는 게이트 홀을 포함하는 층간 절연막을 형성하는 단계를 더 포함하며, 상기 게이트 패턴을 형성하는 단계는, 상기 제 3 내지 제 5 반도체 패턴에 각각 대응되는 제 3a 내지 제 5a 피뢰침과, 상기 제 3a 및 제 5a 피뢰침과 각각 서로 다른 이격거리를 가지는 제 3b 및 제 5b 피뢰침을 더 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이 모기판의 제조방법
|
| 11 |
11
제 10 항에 있어서,상기 다수의 테스트 패턴은 상기 어레이 영역의 네 변을 둘러싸는 상기 비어레이 영역에 각각 대응하여 형성한 것을 특징으로 하는 액정표시장치용 어레이 모기판의 제조방법
|
| 12 |
12
청구항 12은(는) 설정등록료 납부시 포기되었습니다
|
| 13 |
13
청구항 13은(는) 설정등록료 납부시 포기되었습니다
|
| 14 |
14
청구항 14은(는) 설정등록료 납부시 포기되었습니다
|
| 15 |
15
청구항 15은(는) 설정등록료 납부시 포기되었습니다
|
| 16 |
16
청구항 16은(는) 설정등록료 납부시 포기되었습니다
|
