| 1 |
1
(a) 플라스틱 재질의 기판을 준비하는 단계;(b) 상기 플라스틱 기판 상에 완충 절연층을 형성하는 단계;(c) 상기 완충 절연층 상에 비정질 실리콘층과 실리콘 산화막을 순차적으로 형성하는 단계;(d) 레이저 빔을 조사하여 상기 비정질 실리콘층의 온도를 상승시켜 상기 비정질 실리콘층을 폴리실리콘층으로 변화시키는 동시에, 상기 비정질 실리콘층의 온도 상승에 의해 상기 비정질 실리콘층의 상부에 위치하는 실리콘 산화막이 실리콘 나노(Si Nano) 입자와 SiO2로 분리되는 단계;(e) 상기 폴리실리콘층과 실리콘 산화막을 식각하여 2중 활성층을 형성하는 단계; 및(f) 상기 (e) 단계를 거친 결과물 상부에 게이트 절연층 및 게이트 금속층을 순차적으로 형성한 후, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터 제조방법
|
| 2 |
2
제 1항에 있어서, 상기 (c) 단계에서,상기 실리콘 산화막은 1nm 내지 10nm의 두께를 가지며, SiOX(x = 1 내지 2 사이의 값)로 이루어진 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터 제조방법
|
| 3 |
3
삭제
|
| 4 |
4
제 1항에 있어서, 상기 실리콘 산화막의 두께에 따라 상기 실리콘 나노 입자의 크기가 결정되며, 상기 실리콘 나노 입자의 크기가 작을수록 상기 실리콘 산화막의 밴드갭이 증가하는 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터 제조방법
|
| 5 |
5
제 1항에 있어서, 상기 (f) 단계를 거친 결과물 상부에 층간 절연층을 형성한 후 상기 게이트 전극 단부 주변의 상기 2중 활성층이 노출되도록 콘택홀을 형성하는 단계;상기 콘택홀을 통해 도핑 공정을 수행하여 도핑된 소스/드레인 영역을 형성한 후, 레이저 빔을 조사하여 상기 도핑된 소스/드레인 영역을 활성화하는 단계; 및상기 콘택홀을 통해 상기 소스/드레인 영역과 접촉하도록 소스/드레인 금속을 증착하여 소스/드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터 제조방법
|
| 6 |
6
플라스틱 재질로 이루어진 기판 상에 형성되는 완충 절연층;상기 완충 절연층 상에 형성되며, 폴리실리콘층과 실리콘 나노 입자가 포함된 실리콘 산화막층으로 이루어진 2중 활성층; 및상기 2중 활성층 상에 형성되는 게이트 전극, 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터
|
| 7 |
7
제 6항에 있어서, 상기 실리콘 산화막은 1nm 내지 10nm의 두께를 가지며, SiOX(x = 1 내지 2 사이의 값)로 이루어진 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터
|
| 8 |
8
제 6항에 있어서, 상기 실리콘 산화막의 두께에 따라 상기 실리콘 나노 입자의 크기가 결정되며, 상기 실리콘 나노 입자의 크기가 작을수록 상기 실리콘 산화막의 밴드갭이 증가되는 것을 특징으로 하는 누설 전류가 감소된 박막 트랜지스터
|
| 9 |
9
제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 따른 박막 트랜지스터 제조방법을 이용하여 제조된 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되는 캐패시터 및 발광소자를 포함하는 능동 구동 표시 장치
|
