| 1 |
1
중앙 처리 장치(CPU)가, 시스템의 파워가 인가되면 메모리의 클럭 주파수를 측정하는 단계;클럭 발생기가, 상기 CPU로부터 비트셀렉터 신호를 수신하고 상기 수신된 비트셀렉터 신호에 대응하는 클럭 신호를 상기 CPU 및 메모리 컨트롤러에 전송하는 단계; 및상기 중앙 처리 장치가, 상기 측정된 메모리의 클럭 주파수에 동기를 맞추도록 상기 CPU에 수신되는 클럭 신호의 체배율을 조정하는 단계를 포함하며 상기 클럭신호의 체배율을 조정하는 단계는,상기 CPU에서 출력되는 복수의 고조파들 중 하나의 고조파를 이용하여 상기 클럭 신호의 체배율을 조정하는 단계를 포함하는CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 2 |
2
제 1항에 있어서,상기 클럭 신호의 체배율을 조정하는 단계는상기 측정된 메모리의 클럭 주파수에 동기를 맞추기 위한 주파수를 상기 CPU에서 출력되는 비선형 소자의 임피던스 값에 매칭시켜 획득하고, 획득한 주파수에 대응되도록 상기 클럭 신호의 체배율을 조정하는 단계를 포함하는CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 3 |
3
제1항에 있어서,상기 비트셀렉터 신호는 3비트 신호인 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 4 |
4
제1항에 있어서,상기 CPU 및 상기 메모리 컨트롤러에 전송되는 클럭 신호의 주파수는 동일한 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 5 |
5
제1항에 있어서,상기 CPU로부터 발생되는 상기 비트셀렉터 신호는 클럭 발생기로 전송되어 상기 클럭 발생기에 의해서 소정의 클럭 신호가 상기 CPU 및 상기 메모리 컨트롤러로 전송되는 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 6 |
6
중앙 처리 장치가(CPU), 시스템의 파워가 인가되면 메모리의 클럭 주파수를 측정하는 단계;스위치 로직이, 상기 CPU로부터 비트셀렉터 신호를 수신하는 단계;상기 스위치 로직이, 상기 측정된 메모리의 클럭 주파수에 동기를 맞추도록 상기 수신된 비트셀렉터 신호의 비트를 조정하는 단계;상기 스위치 로직이, 상기 조정된 비트셀렉터 신호를 클럭 발생기로 전송하는 단계; 및상기 클럭 발생기가, 상기 수신된 비트셀렉터 신호에 대응하는 클럭 신호를 상기 CPU 및 메모리 컨트롤러에 전송하는 단계를 포함하며상기 측정된 메모리의 클럭 주파수에 동기를 맞추도록 상기 수신된 비트셀렉터 신호의 비트를 조정하는 단계는상기 CPU에 기 설정된 채배율을 고려하여 상기 비트셀렉터 신호의 비트를 메모리 모듈의 클럭과 일치하도록 조정하는 단계를 포함하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 7 |
7
제6항에 있어서,상기 비트셀렉터 신호는 3비트 신호인 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 8 |
8
제6항에 있어서,상기 측정된 메모리의 클럭 주파수에 동기를 맞추도록 상기 수신된 비트셀렉터 신호의 비트를 조정하는 단계는 ICH(I/O Controller Hub) 또는 EC(Embedded Controller)에 의해 수행되는 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 9 |
9
제8항에 있어서,상기 측정된 메모리의 클럭 주파수 정보가 BIOS를 통해 상기 ICH 또는 상기 EC로 전송되는 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 방법
|
| 10 |
10
주변 기기의 상태를 점검하여 각 기기에 피드백을 제공하도록 제어하는 중앙 처리 장치(CPU);상기 중앙 처리 장치가 제어하는 시스템 내의 메모리 모듈을 제어하고, 상기 중앙 처리 장치(CPU)와 FSB를 통해 연결되는 메모리 컨트롤러; 및상기 중앙 처리 장치로부터 비트셀렉터 신호를 수신하여, 상기 수신된 비트셀렉터 신호에 대응하는 클럭 신호를 상기 중앙 처리 장치(CPU) 및 상기 메모리 컨트롤러에 전송하는 클럭 발생기를 포함하며 상기 중앙 처리 장치(CPU)는 CPU에서 출력되는 복수의 고조파들 중 하나의 고조파를 이용하여 상기 클럭 신호의 체배율을 조정하는 체배기를 포함하는 CPU 및 메모리의 클럭 주파수 동기화 장치
|
| 11 |
11
제10항에 있어서,상기 중앙 처리 장치(CPU)에서의 체배기는,상기 CPU에서 출력되는 비선형 소자의 임피던스 값에 매칭시켜 획득한 주파수에 대응되도록 상기 클럭신호의 체배율을 조정하는 체배기를 포함하는 CPU 및 메모리의 클럭 주파수 동기화 장치
|
| 12 |
12
제 10항에 있어서,상기 중앙 처리 장치는 입력되는 클럭 주파수 신호를 소정의 배율만큼 증가시켜 출력하는 체배기를 더 포함하는 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 장치
|
| 13 |
13
제12항에 있어서,상기 체배기는 상기 메모리 모듈의 클럭 주파수에 동기를 맞추도록 상기 중앙 처리 장치(CPU)에 수신되는 클럭 신호의 체배율을 조정하여 출력하는 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 장치
|
| 14 |
14
주변 기기의 상태를 점검하여 각 기기에 피드백을 제공하도록 제어하는 중앙 처리 장치(CPU);상기 중앙 처리 장치가 제어하는 시스템 내의 메모리 모듈을 제어하고, 상기 중앙 처리 장치(CPU)와 FSB를 통해 연결되는 메모리 컨트롤러;상기 중앙 처리 장치로부터 비트셀렉터 신호를 수신하여 상기 메모리의 클럭 주파수에 동기를 맞추도록 상기 수신된 비트셀렉터의 비트를 조정하는 스위치 로직; 및상기 스위치 로직으로부터 조정된 비트셀렉터 신호를 수신하고 그에 대응하는 클럭 신호를 상기 중앙 처리 장치(CPU) 및 상기 메모리 컨트롤러에 전송하는 클럭 발생기를 포함하며상기 비트셀렉터의 비트를 조정하는 스위치 로직은 상기 CPU에 기 설정된 체배율을 고려하여 상기 비트셀렉터 신호의 비트를 메모리 모듈의 클럭과 일치하도록 조정하는 스위치 로직을 포함하는CPU 및 메모리의 클럭 주파수 동기화 장치
|
| 15 |
15
제14항에 있어서,상기 메모리 컨트롤러로부터 상기 메모리 모듈의 클럭 신호 정보를 수신하여 상기 메모리 모듈의 클럭 주파수에 동기를 맞추도록 상기 스위치 로직을 제어하는 ICH(I/O Controller Hub) 또는 EC(Embedded Controller)를 더 포함하는 것을 특징으로 하는 CPU 및 메모리의 클럭 주파수 동기화 장치
|
