맞춤기술찾기

이전대상기술

박막 트랜지스터의 제조 방법 및 이를 이용한 표시 장치의제조 방법

  • 기술번호 : KST2015050882
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 AMFC(Alternating Magnetic Field Crystallization) 방법으로 반도체층을 이루는 층들을 연속 증착하고 패터닝한 후 결정화를 하여 각 층의 계면 특성을 향상시킨 박막 트랜지스터의 제조 방법 및 이를 이용한 표시 장치의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터의 제조 방법은, 기판 상에 비정질 실리콘층 및 불순물층을 차례로 증착하는 단계와, 상기 불순물층 및 비정질 실리콘층을 동일폭으로 식각하는 단계와, 상기 기판에 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 반도체층을 형성하는 단계와, 상기 반도체층의 양측에 대응되어 상기 불순물층과 접하는 소오스/드레인 전극을 형성하는 단계와, 상기 반도체층 및 소오스/드레인 전극을 포함한 기판 상에 게이트 절연막을 형성하는 단계 및 상기 반도체층 중앙에 대응되어 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다. 자기장 결정화(AMFC: Alternating Magnetic Field Crystallization), 박막 트랜지스터, 비정질 실리콘층, 폴리 실리콘
Int. CL H01L 29/786 (2006.01)
CPC H01L 29/66757(2013.01) H01L 29/66757(2013.01) H01L 29/66757(2013.01)
출원번호/일자 1020070141684 (2007.12.31)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-1351402-0000 (2014.01.08)
공개번호/일자 10-2009-0073671 (2009.07.03) 문서열기
공고번호/일자 (20140115) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.12)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박수정 대한민국 서울특별시 중구
2 안태준 대한민국 서울특별시 성동구
3 이석우 대한민국 경기 부천시 원미구
4 강수혁 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김용인 대한민국 서울특별시 송파구 올림픽로 ** (잠실현대빌딩 *층)(특허법인(유한)케이비케이)
2 박영복 대한민국 서울특별시 강남구 논현로**길 **, *층(역삼동, 삼화빌딩)(특허법인 두성)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.12.31 수리 (Accepted) 1-1-2007-0951013-88
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.04.18 수리 (Accepted) 4-1-2008-5061241-15
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
6 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2012.12.12 수리 (Accepted) 1-1-2012-1031432-67
7 선행기술조사의뢰서
Request for Prior Art Search
2013.08.20 수리 (Accepted) 9-1-9999-9999999-89
8 선행기술조사보고서
Report of Prior Art Search
2013.10.10 수리 (Accepted) 9-1-2013-0084861-25
9 등록결정서
Decision to grant
2013.11.18 발송처리완료 (Completion of Transmission) 9-5-2013-0788311-42
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 비정질 실리콘층 및 불순물층을 차례로 증착하는 단계;상기 불순물층 및 비정질 실리콘층을 동일폭으로 식각하는 단계;상기 기판에 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 반도체층을 형성하는 단계;상기 반도체층의 양측에 대응되어 상기 불순물층과 접하는 소오스/드레인 전극을 형성하는 단계; 상기 반도체층 및 소오스/드레인 전극을 포함한 기판 상에 게이트 절연막을 형성하는 단계; 및상기 반도체층 중앙에 대응되어 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법
2 2
제 1항에 있어서,상기 기판 상에 비정질 실리콘층 및 불순물층을 차례로 증착하는 단계는 플라즈마 증착 장비에 의해 연속하여 증착하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
3 3
제 1항에 있어서,상기 비정질 실리콘층은 상기 불순물층의 5배 이상의 두께를 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
4 4
제 3항에 있어서,상기 불순물층의 두께는 100~300Å인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
5 5
제 1항에 있어서,상기 불순물층 및 비정질 실리콘층을 동일폭으로 식각하는 단계 후,상기 불순물층의 중앙을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
6 6
제 5항에 있어서,상기 불순물층 및 비정질 실리콘층의 동일 폭 식각과, 상기 불순물층의 중앙의 제거는, 동일 마스크에 의해 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
7 7
제 6항에 있어서,상기 소오스/드레인 전극의 형성하는 단계 후, 상기 소오스/드레인 전극을 마스크로 하여 상기 반도체층의 상부 소정 두께를 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
8 8
제 1항에 있어서,상기 소오스/드레인 전극의 형성하는 단계 후, 상기 소오스/드레인 전극을 마스크로 하여 상기 불순물층 및 반도체층의 상부 소정 두께를 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
9 9
기판 상에 비정질 실리콘층 및 불순물층을 차례로 증착하는 단계;상기 불순물층 및 비정질 실리콘층을 동일폭으로 식각하는 단계;상기 불순물층의 중앙을 제거하는 단계;상기 기판에 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 반도체층을 형성하는 단계;상기 반도체층의 양측에 대응되어 상기 불순물층과 접하는 소오스/드레인 전극을 형성하는 단계; 상기 반도체층 및 소오스/드레인 전극을 포함한 기판 상에 게이트 절연막을 형성하는 단계; 상기 반도체층 중앙에 대응되어 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 상기 게이트 절연막 상에 보호막을 형성하는 단계;상기 보호막 및 상기 게이트 절연막을 선택적으로 제거하여 상기 드레인 전극을 노출하는 콘택홀을 형성하는 단계; 및상기 콘택홀을 매립하며, 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법
10 10
기판 상에 비정질 실리콘층 및 불순물층을 차례로 증착하는 단계;상기 불순물층 및 비정질 실리콘층을 동일폭으로 식각하는 단계;상기 기판에 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 반도체층을 형성하는 단계;상기 반도체층의 양측에 대응되어 상기 불순물층과 접하는 소오스/드레인 전극을 형성하는 단계; 상기 소오스/드레인 전극을 마스크로 하여 상기 불순물층 및 반도체층의 상부 소정 두께를 제거하는 단계;상기 반도체층 및 소오스/드레인 전극을 포함한 기판 상에 게이트 절연막을 형성하는 단계; 상기 반도체층 중앙에 대응되어 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 상기 게이트 절연막 상에 보호막을 형성하는 단계;상기 보호막 및 상기 게이트 절연막을 선택적으로 제거하여 상기 드레인 전극을 노출하는 콘택홀을 형성하는 단계; 및상기 콘택홀을 매립하며, 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.