맞춤기술찾기

이전대상기술

박막 트랜지스터 기판의 제조 방법

  • 기술번호 : KST2015050923
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 박막 트랜지스터 기판의 제조 공정시 공정 마진 감소를 방지할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다. 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 정전기 방지 회로부, 게이트 구동부, 화소 표시부가 형성될 영역 각각에 게이트 전극 패턴을 형성하는 단계와; 상기 게이트 전극 패턴이 형성된 기판 상에 게이트 절연막이 형성되고, 상기 영역 별로 서로 다른 투과율을 가지는 마스크를 이용하여 각 영역 별로 소스 및 드레인 전극 패턴과, 반도체 패턴군을 형성하는 단계와; 상기 소스 및 드레인 전극 패턴이 형성된 기판 상에 상기 화소 표시부의 드레인 전극이 노출되도록 컨택홀을 포함한 보호막을 형성하는 단계와; 상기 보호막 상에 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 하프톤 마스크, 투과율, 박막 트랜지스터
Int. CL G02F 1/13 (2006.01) H01L 29/786 (2006.01)
CPC H01L 27/1288(2013.01) H01L 27/1288(2013.01) H01L 27/1288(2013.01) H01L 27/1288(2013.01)
출원번호/일자 1020070141702 (2007.12.31)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-1407305-0000 (2014.06.09)
공개번호/일자 10-2009-0073686 (2009.07.03) 문서열기
공고번호/일자 (20140616) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.12.12)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 황태웅 대한민국 경북 구미시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김용인 대한민국 서울특별시 송파구 올림픽로 ** (잠실현대빌딩 *층)(특허법인(유한)케이비케이)
2 박영복 대한민국 서울특별시 강남구 논현로**길 **, *층(역삼동, 삼화빌딩)(특허법인 두성)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.12.31 수리 (Accepted) 1-1-2007-0951082-17
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.04.18 수리 (Accepted) 4-1-2008-5061241-15
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
6 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2012.12.12 수리 (Accepted) 1-1-2012-1031435-04
7 선행기술조사의뢰서
Request for Prior Art Search
2013.08.20 수리 (Accepted) 9-1-9999-9999999-89
8 선행기술조사보고서
Report of Prior Art Search
2013.10.10 수리 (Accepted) 9-1-2013-0083760-44
9 의견제출통지서
Notification of reason for refusal
2013.11.11 발송처리완료 (Completion of Transmission) 9-5-2013-0776505-77
10 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2014.01.13 수리 (Accepted) 1-1-2014-0033661-08
11 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.02.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0125912-43
12 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2014.02.10 수리 (Accepted) 1-1-2014-0125913-99
13 등록결정서
Decision to grant
2014.05.16 발송처리완료 (Completion of Transmission) 9-5-2014-0330539-15
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 정전기 방지 회로부, 게이트 구동부, 화소 표시부가 형성될 영역 각각에 게이트 전극 패턴을 형성하는 단계와;상기 게이트 전극 패턴이 형성된 기판 상에 게이트 절연막이 형성되고, 상기 정전기 방지 회로부, 게이트 구동부, 화소 표시부가 형성될 영역 각각에 소스 및 드레인 전극 패턴과, 반도체 패턴군을 형성하는 단계와;상기 소스 및 드레인 전극 패턴이 형성된 기판 상에 상기 화소 표시부의 드레인 전극이 노출되도록 컨택홀을 포함한 보호막을 형성하는 단계와;상기 보호막 상에 화소 전극을 형성하는 단계를 포함하고,상기 소스 및 드레인 전극 패턴과 반도체 패턴군을 형성하는 단계에서, 자외선을 차단하는 차단 영역과 상기 자외선을 부분 투과하는 반투과 영역과 상기 자외선을 모두 투과하는 투과영역을 포함한 마스크를 이용하며,상기 마스크의 상기 반투과 영역은 상기 정전기 방지 회로부, 게이트 구동부, 화소 표시부가 형성될 영역 각각에 대응하여 서로 다른 투과율을 갖도록 서로 다른 두께의 반투과 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법
2 2
삭제
3 3
제1항에 있어서,상기 화소 표시부의 박막 트랜지스터의 채널이 형성될 위치와 대응되는 반투과 영역은 25~35%의 투과율을 가지는 것을 특징으로 하는 박막 트랜지스터 기판의제조 방법
4 4
제1항에 있어서,상기 게이트 구동부의 박막 트랜지스터의 채널이 형성될 위치와 대응되는 반투과 영역은 30~40%의 투과율을 가지는 것을 특징으로 하는 박막 트랜지스터 기판의제조 방법
5 5
제1항에 있어서,상기 정전기 방지 회로부의 박막 트랜지스터의 채널이 형성될 위치와 대응되는 반투과 영역은 35~45%의 투과율을 가지는 것을 특징으로 하는 박막 트랜지스터 기판의제조 방법
6 6
제1항에 있어서,상기 화소 표시부, 게이트 구동부, 정전기 방지 회로부의 박막 트랜지스터는 동시에 형성하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.