| 1 |
1
기판과; 상기 기판 상부에 형성된 N형 반도체층과; 상기 N형 반도체층 상부에 형성되고, 상기 N형 반도체층의 밴드갭 에너지(Band Gap Energy)보다 낮은 밴드갭 에너지를 갖는 제 1 계면 완화층과; 상기 제 1 계면 완화층 상부에 형성되고, 장벽층과 우물층이 교대로 적층되어 있는 활성층과; 상기 활성층 상부에 형성된 P형 반도체층을 포함하여 구성된 질화물 반도체 소자
|
| 2 |
2
청구항 1에 있어서, 상기 활성층과 상기 P형 반도체층 사이에,상기 P형 반도체층의 밴드갭 에너지보다 작고, 상기 활성층의 장벽층 밴드갭 에너지보다는 큰 밴드갭 에너지를 갖는 제 2 계면 완화층이 더 형성되어 있는 것을 특징으로 하는 질화물 반도체 소자
|
| 3 |
3
청구항 1 또는 2에 있어서, 상기 N형 반도체층은, N측 컨택층, N측 클래드층과 N측 웨이브 가이드층이고, 상기 P형 반도체층은, P측 웨이브 가이드층, P측 클래드층과 P측 컨택층인 것을 특징으로 하는 질화물 반도체 소자
|
| 4 |
4
청구항 3에 있어서, 상기 기판은,질화물 반도체 기판이며, 상기 질화물 반도체 기판의 상부면은 (0001)면에 대하여 0
|
| 5 |
5
청구항 2에 있어서, 상기 제 1 계면 완화층은,상기 장벽층의 밴드갭 에너지보다는 큰 밴드갭 에너지를 갖는 반도체인 것을 특징으로 하는 질화물 반도체 소자
|
| 6 |
6
청구항 3에 있어서, 상기 제 1과 2 계면 완화층의 두께는,5Å ~ 0
|
| 7 |
7
기판의 제 1 온도에서 상기 기판 상부에 N측 컨택층, N측 클래드층, N측 웨이브 가이드층을 형성하는 단계와;상기 제 1 온도에서 상기 제 1 온도보다 낮은 제 2 온도로 기판의 온도를 하강시키면서, 상기 N측 웨이브 가이드층 상부에 제 1 계면 완화층을 형성하는 단계와;상기 제 2 온도에서 활성층을 형성하는 단계와; 상기 제 2 온도에서 상기 제 1 온도로 기판의 온도를 상승시키면서, 상기 활성층 상부에 제 2 계면 완화층을 형성하는 단계와;상기 제 2 온도에서 상기 제 2 계면 완화층 상부에 P측 웨이브 가이드층, P측 클래드층과 P측 컨택층을 형성하는 단계를 포함하여 구성된 질화물 반도체 소자의 제조 방법
|
| 8 |
8
청구항 7에 있어서, 상기 제 2 온도에서 상기 제 2 계면 완화층 상부에 P측 웨이브 가이드층, P측 클래드층과 P측 컨택층을 형성하는 단계에는,상기 제 2 계면 완화층과 P측 웨이브 가이드층 사이에 P측 캡(Cap)층을 형성하는 공정이 더 포함되어 있는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 9 |
9
청구항 7에 있어서, 상기 제 1 온도는,900도 ~ 1100도이고,상기 제 2 온도는, 700도 ~ 900도인 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 10 |
10
청구항 7에 있어서, 상기 기판은 GaN 기판이고, 상기 N측 컨택층은 N형 불순물이 도핑된 GaN이고, 상기 N측 컨택층의 두께는 0
|
| 11 |
11
청구항 7에 있어서, 상기 N측 클래드층 및 P측 클래드층은,Al을 포함하는 질화물 반도체층의 초격자 구조 또는 AlGaN의 단일막으로 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 12 |
12
청구항 11에 있어서, 상기 초격자 구조는,서로 조성이 다른 질화물 반도체 또는 밴드갭 에너지가 서로 다른 질화물 반도체로 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 13 |
13
청구항 7에 있어서, 상기 제 1 계면 완화층은,InGaN 또는 GaN으로 형성하고,상기 제 2 계면 완화층은,GaN, InGaN과 AlInGaN 중 하나로 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 14 |
14
청구항 7에 있어서, 상기 N측 웨이브 가이드층 및 P측 웨이브 가이드층은,불순물이 도핑되어 있지 않은 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
