| 1 |
1
제 1 반도체부(100);상기 제 1 반도체부의 상부면에서 서로 이격되어 배치되는 복수의 제 2 반도체부; 및상기 제 1 반도체부 및 상기 복수의 제 2 반도체부를 덮는 제 3 반도체부;를 포함하고,상기 복수의 제 2 반도체부의 하부면은 상기 제 1 반도체부의 상부면과 접촉되고 상기 복수의 제2 반도체부의 상부면은 상기 제1 반도체의 상부면으로부터 수직방향으로 돌출되고,상기 제3 반도체부는 서로 이격되어 배치된 상기 복수의 제2 반도체부의 하부면과 접촉되는 상기 제1 반도체부의 상부면을 제외한 인접한 상기 복수의 제2 반도체부 사이의 상기 제1 반도체부의 상부면, 상기 복수의 제2 반도체부의 상부면 및 측면을 덮고,상기 제3 반도체부는 인접한 상기 복수의 제2 반도체부의 측면과 이격되어 배치되하는 솔라셀
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서,상기 제 2 반도체부는 결정 실리콘(Si) 재질인 솔라셀
|
| 5 |
5
제 1 항에 있어서,상기 제 3 반도체부는 비정질 실리콘 재질인 솔라셀
|
| 6 |
6
기판;상기 기판의 상부면에 배치되는 제 1 전극;상기 제 1 전극의 상부면에 배치되는 제 1 반도체부;상기 제 1 반도체부의 상부면에서 서로 이격되어 배치되는 복수의 제 2 반도체부; 및상기 제 1 반도체부 및 상기 복수의 제 2 반도체부를 덮는 제 3 반도체부;를 포함하고,상기 복수의 제 2 반도체부의 하부면은 상기 제 1 반도체부의 상부면과 접촉되고 상기 복수의 제2 반도체부의 상부면은 상기 제1 반도체의 상부면으로부터 수직방향으로 돌출되고,상기 제3 반도체부는 서로 이격되어 배치된 상기 복수의 제2 반도체부의 하부면과 접촉되는 상기 제1 반도체부의 상부면을 제외한 인접한 상기 복수의 제2 반도체부 사이의 상기 제1 반도체부의 상부면, 상기 복수의 제2 반도체부의 상부면 및 측면을 덮고,상기 제3 반도체부는 인접한 상기 복수의 제2 반도체부의 측면과 이격되어 배치되는 솔라셀
|
| 7 |
7
제 6 항에 있어서,상기 제 3 반도체부의 상부에 배치되는 제 2 전극을 더 포함하는 솔라셀
|
| 8 |
8
제 6 항에 있어서,상기 제 2 반도체부는 결정 실리콘(Si) 재질인 솔라셀
|
| 9 |
9
제 6 항에 있어서,상기 제 1 반도체부 및 상기 제 3 반도체부는 비정질 실리콘 재질인 솔라셀
|
| 10 |
10
제 9 항에 있어서,상기 제 1 반도체부 또는 상기 제 3 반도체부 중 어느 하나는 n 형 비정질 실리콘 재질이고, 나머지 하나는 p 형 비정질 실리콘 재질인 솔라셀
|
| 11 |
11
결정 실리콘 재질의 제 1 반도체부;상기 제 1 반도체부 일면 상부면에서 서로 이격되어 배치되는 결정 실리콘 재질의 복수의 제 2 반도체부; 및상기 제 1 반도체부의 일면 및 상기 복수의 제 2 반도체부를 덮는 비정질 실리콘 재질의 제 3 반도체부;를 포함하고,상기 복수의 제 2 반도체부의 하부면은 상기 제 1 반도체부의 상부면과 접촉되고 상기 복수의 제2 반도체부의 상부면은 상기 제1 반도체의 상부면으로부터 수직방향으로 돌출되고,상기 제3 반도체부는 서로 이격되어 배치된 상기 복수의 제2 반도체부의 하부면과 접촉되는 상기 제1 반도체부의 상부면을 제외한 인접한 상기 복수의 제2 반도체부 사이의 상기 제1 반도체부의 상부면, 상기 복수의 제2 반도체부의 상부면 및 측면을 덮고,상기 제3 반도체부는 인접한 상기 복수의 제2 반도체부의 측면과 이격되어 배치되는 솔라셀
|
| 12 |
12
제 11 항에 있어서,상기 제 3 반도체부의 상부에 배치되는 제 4 반도체부를 더 포함하는 솔라셀
|
| 13 |
13
제 12 항에 있어서,상기 제 3 반도체부는 i 형 비정질 실리콘 재질이고, 제 4 반도체부는 n 형 또는 p 형 비정질 실리콘 재질인 솔라셀
|
| 14 |
14
제 12 항에 있어서,상기 제 4 반도체부의 상부에 배치되는 제 1 전극을 더 포함하는 솔라셀
|
| 15 |
15
제 11 항에 있어서,상기 제 1 반도체부 타면에 배치되는 제 5 반도체부와, 상기 제 5 반도체부의 상부에 배치되는 제 6 반도체부를 더 포함하는 솔라셀
|
| 16 |
16
제 15 항에 있어서,상기 제 5 반도체부는 i 형 비정질 실리콘 재질이고, 상기 제 6 반도체부는 p 형 또는 n 형 비정질 실리콘 재질인 솔라셀
|
| 17 |
17
제 15 항에 있어서,상기 제 6 반도체부의 상부에 배치되는 제 2 전극을 더 포함하는 솔라셀
|
| 18 |
18
제1항, 제4항 내지 제17항 중 어느 한 항에 따른 솔라셀의 제조방법에 있어서,제 1 반도체부의 상부면에 복수의 고분자 수지 분말을 형성하는 제 1 과정;상기 고분자 수지 분말이 형성된 상기 제 1 반도체부의 상부면에 금속층을 형성하는 제 2 과정;상기 고분자 수지 분말을 제거하는 제 3 과정; 및상기 고분자 수지 분말이 제거된 상기 제 1 반도체부의 상부면에서 제 2 반도체부를 성장시키는 제 4 과정;을 포함하는 솔라셀의 제조방법
|
| 19 |
19
제 18 항에 있어서,상기 제 2 과정에서는 상기 고분자 수지 분말의 표면 및 두 개의 상기 고분자 수지 분말 사이 영역의 상기 제 1 반도체부의 표면에 상기 금속층을 형성하고,상기 제 3 과정에서는 상기 두 개의 상기 고분자 수지 분말 사이 영역의 상기 제 1 반도체부의 표면에는 상기 금속층의 일부를 남겨두고 상기 고분자 수지 분말을 제거하고,상기 제 4 과정에서는 상기 제 1 반도체부의 표면에 잔존하는 상기 금속층의 일부를 이용하여 상기 제 2 반도체부를 성장시키는 솔라셀의 제조방법
|
| 20 |
20
제 19 항에 있어서,상기 제 4 과정 이후에 상기 제 2 반도체부의 상부에 잔존하는 상기 금속층의 일부를 제거하는 제 5 과정을 더 포함하는 솔라셀의 제조방법
|
| 21 |
21
제 20 항에 있어서,상기 제 5 과정 이후에 상기 제 1 반도체부 및 상기 제 2 반도체부를 덮는 제 3 반도체부를 형성하는 제 6 과정을 더 포함하는 솔라셀의 제조방법
|
| 22 |
22
제 18 항에 있어서,상기 고분자 수지 분말은 폴리스티렌(Polystyrene) 재질인 솔라셀의 제조방법
|
| 23 |
23
제 18 항에 있어서,상기 고분자 수지 분말은 나노스피어(nanosphere)인 솔라셀의 제조방법
|
| 24 |
24
제 18 항에 있어서,상기 금속층은 금(Au), 은(Ag), 알루미늄(Al) 및 구리(Cu) 재질 중 적어도 하나인 솔라셀의 제조방법
|
