맞춤기술찾기

이전대상기술

인쇄회로기판 및 그의 제조 방법

  • 기술번호 : KST2015053422
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 실시 예에 따른 인쇄회로기판은 전자 소자와, 상기 전자 소자를 매립하여 수용하는 제 1 절연층과, 상기 제 1 절연층 위에 형성되며, 상기 제 1 절연층에 매립된 전자 소자와 전기적으로 연결되는 제 1 회로 패턴과, 상기 제 1 회로 패턴을 매립하여 수용하는 제 2 절연층과, 상기 제 2 절연층 위에 형성되며, 상기 제 1 회로 패턴과 전기적으로 연결되는 제 2 회로 패턴과, 상기 제 1 회로 패턴과 제 2 회로 패턴을 전기적으로 연결하는 도금 연결부를 포함한다.
Int. CL H05K 3/46 (2006.01) H05K 1/18 (2006.01)
CPC H05K 1/11(2013.01) H05K 1/11(2013.01) H05K 1/11(2013.01) H05K 1/11(2013.01) H05K 1/11(2013.01)
출원번호/일자 1020110008993 (2011.01.28)
출원인 엘지이노텍 주식회사
등록번호/일자 10-1231443-0000 (2013.02.01)
공개번호/일자 10-2012-0087654 (2012.08.07) 문서열기
공고번호/일자 (20130207) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.01.28)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 대한민국 서울특별시 강서구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신승열 대한민국 서울특별시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 서교준 대한민국 서울특별시 강남구 테헤란로 **길**, **층 (역삼동, 케이앤아이타워)(특허사무소소담)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 서울특별시 강서구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.01.28 수리 (Accepted) 1-1-2011-0072777-39
2 선행기술조사의뢰서
Request for Prior Art Search
2012.01.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.02.15 수리 (Accepted) 9-1-2012-0009333-14
4 의견제출통지서
Notification of reason for refusal
2012.02.16 발송처리완료 (Completion of Transmission) 9-5-2012-0091033-61
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2012.04.13 수리 (Accepted) 1-1-2012-0296239-19
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2012.05.15 수리 (Accepted) 1-1-2012-0387649-37
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.06.18 수리 (Accepted) 1-1-2012-0481543-80
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.06.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0481544-25
9 등록결정서
Decision to grant
2012.11.20 발송처리완료 (Completion of Transmission) 9-5-2012-0697879-16
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.10.27 수리 (Accepted) 4-1-2014-0093826-77
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.03.08 수리 (Accepted) 4-1-2017-5035901-08
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.07.18 수리 (Accepted) 4-1-2018-5136723-03
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.01.15 수리 (Accepted) 4-1-2020-5011221-01
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
칩 연결 단자를 구비하는 전자 소자;상기 전자 소자를 매립하여 수용하는 제 1 절연층;상기 제 1 절연층 위에 형성되며, 상기 제 1 절연층에 매립된 전자 소자의 칩 연결 단자와 전기적으로 연결되는 제 1 회로 패턴;상기 제 1 회로 패턴을 매립하여 수용하는 제 2 절연층;상기 제 2 절연층 위에 형성되며, 상기 제 1 회로 패턴과 전기적으로 연결되는 제 2 회로 패턴; 그리고상기 제 1 회로 패턴과 제 2 회로 패턴을 전기적으로 연결하는 도금 연결부를 포함하고,상기 전자 소자는, 상기 칩 연결 단자가 형성된 면에 도포되는 접착 페이스트에 의해 상기 제 1 절연층 내에 매립되며,상기 접착 페이스트 및 칩 연결 단자는,상기 제 1 절연층의 동일한 면을 통해 노출되는 인쇄회로기판
2 2
삭제
3 3
제 1항에 있어서,상기 제 1 회로 패턴은 상기 제 1 절연층의 일면을 통해 노출된 칩 연결 단자와 직접 접촉하는 인쇄회로기판
4 4
제 1항에 있어서,상기 제 1 회로 패턴 또는 제 2 회로 패턴은 도금 씨드층 및 구리 도금층으로 형성되는 인쇄회로기판
5 5
제 4항에 있어서,상기 도금 씨드층은 Ni, Cr, Au, Ag, Pb 중에서 선택되는 적어도 하나의 물질로 형성되는 인쇄회로기판
6 6
제 1항에 있어서,상기 연결부는 단면이 직사각형 또는 정사각형으로 형성되는 인쇄회로기판
7 7
제 1항에 있어서,상기 전자 소자는 수동 소자 또는 능동 소자를 포함하는 인쇄회로기판
8 8
금속층이 형성된 캐리어를 준비하는 단계;상기 준비된 캐리어의 금속층 위에 접착 페이스트를 도포하는 단계;상기 접착 페이스트 위에 칩 연결 단자가 형성된 면이 상기 접착 페이스트와 접촉하도록 전자 소자를 실장하는 단계;상기 캐리어 위에 상기 실장된 전자 소자를 매립하는 제 1 절연층을 형성하는 단계;상기 캐리어 및 금속층을 제거하여, 상기 제 1 절연층 내에 매립된 전자 소자의 칩 연결 단자를 노출시키는 단계;상기 제 1 절연층 위에 상기 노출된 전자 소자의 칩 연결 단자와 직접 접촉하는 제 1 회로 패턴을 형성하는 단계;상기 제 1 회로 패턴 위에 제 1 도금 연결부를 형성하는 단계;상기 제 1 회로 패턴과 제 1 도금 연결부를 매립하는 제 2 절연층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법
9 9
삭제
10 10
삭제
11 11
제 8항에 있어서,상기 제 1 회로 패턴을 형성하는 단계는상기 제 1 절연층 위에 도금 씨드층을 형성하는 단계와,상기 도금 씨드층 위에 구리 도금층을 형성하는 단계와,상기 도금 씨드층 및 구리 도금층을 식각하여 제 1 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법
12 12
제 11항에 있어서,상기 도금 씨드층을 형성하는 단계는 Ni, Cr, Au, Ag, Pb 중에서 선택되는 적어도 하나의 물질로 상기 제 1 절연층 위에 도금 씨드층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법
13 13
제 8항에 있어서,상기 제 1 연결부를 형성하는 단계는드라이 필름을 적층하는 단계와,상기 드라이 필름 중 제 1 연결부가 형성될 부위의 드라이 필름을 노광 및 현상 공정을 통해 제거하여 상기 제 1 회로 패턴의 표면을 노출하는 단계와,상기 노출된 제 1 회로 패턴 위에 상기 제 1 회로 패턴과 전기적으로 연결되는 제 1 도금 연결부를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법
14 14
제 13항에 있어서,상기 제 1 도금 연결부를 도금 처리 후, 기계적 또는 화학적 연마를 수행하고 상기 드라이 필름을 박리하는 단계를 더 포함하는 인쇄회로기판의 제조 방법
15 15
제 8항에 있어서,상기 제 1 도금 연결부에 의해 상기 제 1 회로 패턴과 전기적으로 연결되는 제 2 회로 패턴을 형성하는 단계;상기 제 2 회로 패턴 위에 제 2 도금 연결부를 형성하는 단계; 그리고상기 제 2 회로 패턴과 제 2 도금 연결부를 매립하는 제 3 절연층을 형성하는 내층 형성 단계를 더 포함하는 인쇄회로기판의 제조 방법
16 16
제 15항에 있어서,상기 내층 형성 단계는 복수 회 반복되는 인쇄회로기판의 제조 방법
17 17
제 8항에 있어서,상기 제 1 도금 연결부를 형성하는 단계는단면이 직사각형 또는 정사각형 형상을 갖는 제 1 도금 연결부를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법
18 18
제 8항에 있어서,상기 전자 소자는 수동 소자 또는 능동 소자인 인쇄회로기판의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.