맞춤기술찾기

이전대상기술

리드프레임 및 이를 이용한 반도체패키지, 이들의 제조방법

  • 기술번호 : KST2015053747
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 리드프레임 및 반도체 패키지 구조 및 그 제조방법에 관한 것으로, 특히 리드프레임 캐리어층 상면에 다수의 패턴금속층을 형성하고, 상기 패턴금속층 사이에 노출되는 상기 리드프레임캐리어층의 표면에 함몰영역을 형성하고, 칩 실장 및 와이어본딩 후, 상기 칩, 와이어 및 상기 함몰영역을 몰딩재로 충진하는 몰딩공정을 수행하고, 상기 리드프레임 캐리어층을 제거하는 것을 포함하는 반도체패키지의 제조방법을 제공한다.본 발명에 따르면, 반도체패키지의 제조공정에서 패턴금속층을 고정하는 함몰영역과 패턴그립구조의 몰딩영역을 형성하여, 몰딩 후 패턴금속층에서 리드프레임 캐리어층의 박리시, 패턴금속층의 박리(Peel off)되는 문제를 해소함으로써, 신뢰성있는 반도체패키지를 제공할 수 있는 효과가 있다.
Int. CL H01L 23/495 (2006.01)
CPC
출원번호/일자 1020110026013 (2011.03.23)
출원인 엘지이노텍 주식회사
등록번호/일자 10-1234141-0000 (2013.02.12)
공개번호/일자 10-2012-0108312 (2012.10.05) 문서열기
공고번호/일자 (20130222) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.03.23)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 대한민국 서울특별시 강서구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유창우 대한민국 서울특별시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김희곤 대한민국 대전시 유성구 문지로 ***-*(문지동) *동(웰쳐국제특허법률사무소)
2 김인한 대한민국 서울특별시 서초구 사임당로 **, **층 (서초동, 신영빌딩)(특허법인세원)
3 박용순 대한민국 서울특별시 송파구 법원로*길 **, **층 D-****호(문정동)(주심국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 (주)에이엘에스 경기도 안산시 단원구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.03.23 수리 (Accepted) 1-1-2011-0213652-50
2 선행기술조사의뢰서
Request for Prior Art Search
2011.12.19 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.01.18 수리 (Accepted) 9-1-2012-0007092-58
4 의견제출통지서
Notification of reason for refusal
2012.07.11 발송처리완료 (Completion of Transmission) 9-5-2012-0398999-06
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2012.09.11 수리 (Accepted) 1-1-2012-0733750-13
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.10.11 수리 (Accepted) 1-1-2012-0826866-69
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.10.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0826868-50
8 등록결정서
Decision to grant
2012.12.27 발송처리완료 (Completion of Transmission) 9-5-2012-0792144-28
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.10.27 수리 (Accepted) 4-1-2014-0093826-77
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.03.08 수리 (Accepted) 4-1-2017-5035901-08
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.07.18 수리 (Accepted) 4-1-2018-5136723-03
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.01.15 수리 (Accepted) 4-1-2020-5011221-01
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
리드프레임 캐리어층 상면에 다수의 패턴금속층을 형성하고,상기 패턴금속층 사이에 노출되는 상기 리드프레임캐리어층의 표면에 함몰영역을 형성하고,상기 리드프레임 캐리어층의 표면에 함몰영역을 형성하는 것은,상기 리드프레임 캐리어층의 상부면보다 낮은 오목한 구조의 패턴을 상기 패턴금속층을 에칭마스크로 하프에칭하여 상기 함몰영역을 형성하고, 상기 함몰영역은 상기 함몰영역의 일부가 상기 패턴금속층의 하부와 서로 오버랩되는 영역이 구현되도록 하프에칭을 수행하여 형성하는 리드프레임의 제조방법
2 2
삭제
3 3
삭제
4 4
청구항 1에 있어서,상기 다수의 패턴금속층을 형성하는 것은,감광성물질층에 1차패턴을 형성하고,반도체칩이 실장될 다이패드부 또는 I/O 패드부를 도금공정으로 패터닝하는 공정인 리드프레임의 제조방법
5 5
청구항 4에 있어서,상기 다수의 패턴금속층을 형성하는 것은,Ni, Pd, Au, Sn, Ag, Co, Cu 중에 선택되는 1원, 2원 또는 3원의 합금을 사용하여, 단층 또는 다층의 도금패턴을 적어도 1 이상 형성하는 것인 리드프레임의 제조방법
6 6
청구항 5에 있어서,상기 다수의 패턴금속층을 형성하는 것은,Au를 초기층으로 하여, Pd, Ni, Pd 층을 형성하되,최상위층인 Pd 또는 Ni 층의 표면에 요철구조를 구현하는 리드프레임의 제조방법
7 7
리드프레임 캐리어층 상면에 다수의 패턴금속층을 형성하고,상기 패턴금속층 사이에 노출되는 상기 리드프레임캐리어층의 표면에 함몰영역을 형성하고,칩 실장 및 와이어본딩 후, 상기 칩, 와이어 및 상기 함몰영역을 몰딩재로 충진하는 몰딩공정을 수행하고,상기 리드프레임 캐리어층을 제거하며,상기 몰딩공정을 수행하는 것은 상기 패턴금속층의 하부로 돌출되는 구조의 패턴그립영역이 형성되도록 하고, 상기 패턴그립영역은 상기 패턴금속층의 일부를 상기 몰딩재가 덮는 구조로 구현되는 반도체패키지의 제조방법
8 8
삭제
9 9
삭제
10 10
리드프레임용 캐리어층의 상면에 형성되는 다수의 패턴금속층;상기 패턴금속층 사이에 노출되는 상기 리드프레임용 캐리어층의 노출영역이 상기 리드프레임용 캐리어층의 상부면보다 낮은 함몰영역;을 포함하고,상기 함몰영역의 폭은 상기 패턴금속층 간의 간격보다 크게 형성되고, 상기 함몰영역은 상기 함몰영역의 일부가 상기 패턴금속층의 하부와 서로 오버랩되는 영역이 구현되도록 형성되는 리드프레임
11 11
삭제
12 12
삭제
13 13
반도체칩;상기 반도체칩이 실장되는 다이패드부를 포함하는 적어도 1 이상의 패턴금속층;상기 반도체칩을 몰딩하는 몰딩부;를 포함하되,상기 몰딩부는 상기 패턴금속층의 하부로 돌출되는 패턴그립영역을 구비하고, 상기 패턴그립영역은 상기 패턴금속층 간의 폭보다 넓은 폭을 구비하며, 상기 패턴금속층의 하부면 일부를 덮도록 형성되는 반도체패키지
14 14
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.