맞춤기술찾기

이전대상기술

어레이 기판의 제조방법

  • 기술번호 : KST2015055376
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은, 화소영역과, 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로 전면에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층에 대해 고상 결정화 공정을 진행하여 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층 위로 전면에 반도체 산화물층을 형성하는 단계와; 상기 반도체 산화물층 상부로 제 1 금속층을 형성하는 단계와; 상기 제 1 금속층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 1 금속층과, 그 하부의 상기 반도체 산화물층과 상기 폴리실리콘층을 제거함으로써 일방향으로 연장하는 데이터 배선과 상기 스위칭 영역에 소스 드레인 패턴을 형성하고, 상기 소스 드레인 패턴 하부로 순차적으로 반도체 산화물 패턴과 폴리실리콘의 액티브층을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 애싱을 통해 제거함으로써 상기 소스 드레인 패턴의 중앙부를 노출시키는 단계와; 상기 제 1 포토레지스트 패턴 노출된 상기 소스 드레인 패턴을 제거함으로써 서로 이격하는 소스 및 드레인 전극을 형성하며, 상기 반도체 산화물 패턴의 중앙부를 노출시키는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 반도체 산화물 패턴을 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 반도체 산화물의 오믹콘택층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선을 형성하고, 동시에 상기 폴리실리콘의 액티브층에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층과 그 하부의 상기 게이트 절연막을 패터닝함으로써 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 상기 보호층 상부로 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법을 제공한다. 어레이기판, 이동도, 액티브층, 표면손상, 건식식각
Int. CL H01L 21/786 (2006.01) G02F 1/136 (2006.01)
CPC H01L 27/1288(2013.01) H01L 27/1288(2013.01) H01L 27/1288(2013.01) H01L 27/1288(2013.01)
출원번호/일자 1020080114060 (2008.11.17)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-1475313-0000 (2014.12.16)
공개번호/일자 10-2010-0055127 (2010.05.26) 문서열기
공고번호/일자 (20141223) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.11.05)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최희동 대한민국 충남 서산시 음암

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 네이트특허법인 대한민국 서울특별시 강남구 역삼로 ***, ***호(역삼동, 하나빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.11.17 수리 (Accepted) 1-1-2008-0791367-50
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
5 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2013.11.05 수리 (Accepted) 1-1-2013-1007138-75
6 선행기술조사의뢰서
Request for Prior Art Search
2014.05.08 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search
2014.06.11 수리 (Accepted) 9-1-2014-0046760-77
8 등록결정서
Decision to grant
2014.12.15 발송처리완료 (Completion of Transmission) 9-5-2014-0857748-11
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
화소영역과, 상기 화소영역 내에 스위칭 영역이 정의된 기판 위로 전면에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층에 대해 고상 결정화 공정을 진행하여 폴리실리콘층으로 결정화하는 단계와; 상기 폴리실리콘층 위로 전면에 반도체 산화물층을 형성하는 단계와; 상기 반도체 산화물층 상부로 제 1 금속층을 형성하는 단계와; 상기 제 1 금속층 위로 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 1 금속층과, 그 하부의 상기 반도체 산화물층과 상기 폴리실리콘층을 제거함으로써 일방향으로 연장하는 데이터 배선과 상기 스위칭 영역에 소스 드레인 패턴을 형성하고, 상기 소스 드레인 패턴 하부로 순차적으로 반도체 산화물 패턴과 폴리실리콘의 액티브층을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 애싱을 통해 제거함으로써 상기 소스 드레인 패턴의 중앙부를 노출시키는 단계와; 상기 제 1 포토레지스트 패턴 노출된 상기 소스 드레인 패턴을 제거함으로써 서로 이격하는 소스 및 드레인 전극을 형성하며, 상기 반도체 산화물 패턴의 중앙부를 노출시키는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 상기 반도체 산화물 패턴을 습식식각을 진행하여 제거함으로써 상기 소스 및 드레인 전극 하부로 반도체 산화물의 오믹콘택층을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선을 형성하고, 동시에 상기 폴리실리콘의 액티브층에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층과 그 하부의 상기 게이트 절연막을 패터닝함으로써 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 상기 보호층 상부로 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계 를 포함하는 어레이 기판의 제조방법
2 2
제 1 항에 있어서, 상기 비정질 실리콘층을 형성하기 이전에 상기 기판 상에 무기절연물질로써 버퍼층을 형성하는 단계를 포함하는 어레이 기판의 제조 방법
3 3
제 1 항에 있어서, 상기 게이트 전극 및 게이트 배선을 형성하는 단계는, 상기 게이트 절연막 위로 상기 게이트 배선의 일끝단과 연결되는 게이트 패드전극을 형성하는 단계를 포함하고, 상기 소스 및 드레인 전극과 데이터 배선을 형성하는 단계는, 상기 보호층 위로 상기 데이터 배선의 일끝단과 연결되는 데이터 패드전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법
4 4
제 3 항에 있어서, 상기 보호층과 상기 게이트 절연막을 패터닝하여 드레인 콘택홀을 형성하는 단계는, 상기 게이트 패드전극을 노출시키는 게이트 패드 콘택홀과, 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀을 형성하는 단계를 포함하는 어레이 기판의 제조 방법
5 5
제 1 항에 있어서, 상기 게이트 절연막은 무기절연물질로서 단일층 구조를 갖거나, 또는 산화실리콘(SiO2)층/질화실리콘(SiNx)층의 이중층 구조를 갖도록 형성하는 것이 특징인 어레이 기판의 제조 방법
6 6
제 1 항에 있어서, 상기 비정질 실리콘층은 400Å 내지 600Å 정도의 두께를 갖도록 형성하는 것이 특징인 어레이 기판의 제조 방법
7 7
제 1 항에 있어서, 상기 반도체 산화물층은 ZnO2, ZnSnO, IGZO, TiO2 중 어느 하나의 물질을 이용하여 형성하는 것이 특징인 어레이 기판의 제조 방법
8 8
제 1 항에 있어서, 상기 소스 및 드레인 전극을 형성하는 단계와, 상기 반도체 산화물의 오믹콘택층을 형성하는 단계는 동일한 에천트를 사용하여 습식식각을 진행함으로써 연속적으로 이루어지는 것이 특징인 어레이 기판의 제조 방법
9 9
제 1 항에 있어서, 상기 반도체 산화물층을 형성하기 이전에 상기 폴리실리콘층 상부에 접합력 향상을 위해 비정질 실리콘으로서 30Å 내지 100Å 정도의 두께를 갖는 배리어층을 형성하는 단계를 포함하는 어레이 기판의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.