맞춤기술찾기

이전대상기술

전자 디바이스의 제조방법

  • 기술번호 : KST2015055773
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 미세결정 반도체 재료를 포함하는 전자 디바이스의 제조방법에 관한 것이다.본 발명의 실시예에 따라 미세결정 실리콘 TFT를 포함하는 전자 디바이스의 제조방법은, 상기 TFT의 게이트전극을 포함하는 게이트 금속패턴을 형성하는 단계; 상기 게이트 금속패턴이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층, 배리어층, 및 광-열 변환층을 전면 증착하고, 상기 광-열 변환층에 레이저 광을 조사하여 상기 비정질 실리콘층을 미세결정 실리콘층으로 결정화한 후, 상기 광-열 변환층을 제거하는 단계; 상기 배리어층과 상기 미세결정 실리콘층을 동일 마스크를 이용하여 순차적으로 패터닝하여 상기 게이트전극 상에 위치하는 활성층과, 상기 활성층 상에 위치하는 에치 스토퍼 패턴을 형성하는 단계; 및 상기 에치 스토퍼 패턴이 형성된 기판 상에 n+ 불순물이 함유된 비정질 실리콘층과 데이터 금속층을 전면 증착한 후 순차적으로 패터닝하여 상기 TFT의 소스전극 및 드레인전극을 포함하는 데이터 금속패턴과, 상기 데이터 금속패턴 및 상기 활성층 간의 오믹 저항을 줄이기 위한 오믹 콘택층을 형성하는 단계를 포함하고; 상기 에치 스토퍼 패턴은 상기 오믹 콘택층을 형성하기 위한 식각 공정시 플라즈마 데미지로부터 상기 활성층을 보호하는 것을 특징으로 한다.
Int. CL H01L 29/786 (2006.01) H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/66765(2013.01) H01L 29/66765(2013.01) H01L 29/66765(2013.01)
출원번호/일자 1020080124240 (2008.12.08)
출원인 엘지디스플레이 주식회사
등록번호/일자 10-1457705-0000 (2014.10.28)
공개번호/일자 10-2010-0065739 (2010.06.17) 문서열기
공고번호/일자 (20141104) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.12.03)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 대한민국 서울특별시 영등포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이홍구 대한민국 경기 고양시 덕양구
2 김성기 대한민국 서울특별시 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인로얄 대한민국 서울특별시 서초구 반포대로 ***, *층(서초동,서일빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지디스플레이 주식회사 서울특별시 영등포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.12.08 수리 (Accepted) 1-1-2008-0844956-64
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.12.21 수리 (Accepted) 4-1-2010-5241074-12
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.10.04 수리 (Accepted) 4-1-2011-5199065-15
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.29 수리 (Accepted) 4-1-2011-5262372-95
5 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2013.12.03 수리 (Accepted) 1-1-2013-1107149-90
6 선행기술조사의뢰서
Request for Prior Art Search
2014.07.08 수리 (Accepted) 9-1-9999-9999999-89
7 선행기술조사보고서
Report of Prior Art Search
2014.08.08 수리 (Accepted) 9-1-2014-0063989-68
8 등록결정서
Decision to grant
2014.08.28 발송처리완료 (Completion of Transmission) 9-5-2014-0593046-64
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
미세결정 실리콘 TFT를 포함하는 전자 디바이스의 제조방법에 있어서,기판 상에 게이트 금속층을 전면 증착한 후 패터닝하여 상기 TFT의 게이트전극을 포함하는 게이트 금속패턴을 형성하는 단계;상기 게이트 금속패턴이 형성된 기판 상에 게이트 절연막, 비정질 실리콘층, 배리어층, 및 광-열 변환층을 전면 증착하고, 상기 광-열 변환층에 레이저 광을 조사하여 상기 비정질 실리콘층을 미세결정 실리콘층으로 결정화한 후, 상기 광-열 변환층을 제거하는 단계;상기 배리어층과 상기 미세결정 실리콘층을 동일 마스크를 이용하여 순차적으로 패터닝하여 상기 게이트전극 상에 위치하는 활성층과, 상기 활성층 상에 위치하는 에치 스토퍼 패턴을 형성하는 단계; 및상기 에치 스토퍼 패턴이 형성된 기판 상에 n+ 불순물이 함유된 비정질 실리콘층과 데이터 금속층을 전면 증착한 후 순차적으로 패터닝하여 상기 TFT의 소스전극 및 드레인전극을 포함하는 데이터 금속패턴과, 상기 데이터 금속패턴 및 상기 활성층 간의 오믹 저항을 줄이기 위한 오믹 콘택층을 형성하는 단계를 포함하고;상기 에치 스토퍼 패턴은 상기 오믹 콘택층을 형성하기 위한 식각 공정시 플라즈마 데미지로부터 상기 활성층을 보호하는 것을 특징으로 하는 전자 디바이스 제조방법
2 2
제 1 항에 있어서,상기 데이터 금속패턴이 형성된 기판 상에 무기 절연층을 전면 증착한 후 패터닝하여 상기 드레인전극 일부를 노출하는 보호층을 형성하는 단계; 및상기 보호층이 형성된 기판 상에 투명 전도성 금속을 전면 증착한 후 패터닝하여 상기 TFT의 드레인전극에 접촉되는 투명 도전패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자 디바이스 제조방법
3 3
제 1 항에 있어서,상기 배리어층은 SiOx, ZnO2, ITO 등의 산화 필름 계열과, SiNx 중 적어도 어느 하나 이상을 포함하는 것을 특징으로 하는 전자 디바이스 제조방법
4 4
제 1 항에 있어서,상기 배리어층은 10nm ~ 200nm의 두께를 가지는 것을 특징으로 하는 전자 디바이스 제조방법
5 5
제 1 항에 있어서,상기 레이저는 800nm~810nm 파장의 광을 발생하는 적외선 다이오드 레이저인 것을 특징으로 하는 전자 디바이스 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.