| 1 |
1
RF 신호처리회로의 동조회로에 있어서,
일측이 신호전달노드에 접속되고, 타측이 접지전압 공급단에 접속된 제1 인덕터;
일측으로 구동전압을 인가받으며, 타측이 상기 신호전달노드에 접속된 가변용량 다이오드; 및
상기 가변용량 다이오드와 병렬로 연결되며, 상기 가변용량 다이오드의 캐패시턴스의 가변 범위를 개선하기 위한 캐패시터를 포함하고,
상기 캐패시터는 PCB 상에서 서로 마주보는 복수의 전극들로 구성되는, RF 신호처리회로의 동조회로
|
| 2 |
2
제 1 항에 있어서,
입력단과 상기 신호전달노드에 접속된 제2 인덕터를 포함하는 RF 신호처리회로의 동조회로
|
| 3 |
3
제 1 항에 있어서,
상기 신호전달노드와 출력단에 접속된 캐패시터를 포함하는 RF 신호처리회로의 동조회로
|
| 4 |
4
제 1 항에 있어서,
상기 캐패시터는
소정간격을 두고 배치된 제1 전극과 제2 전극;
상기 제1 전극에 접속되고 상기 제2 전극쪽으로 연장된 제1 연장전극; 및
상기 제2 전극에 접속되고 상기 제1 전극쪽으로 연장되며, 상기 제1 연장전극과 마주보고 배치되는 제2 연장전극을 포함하는 RF 신호처리회로의 동조회로
|
| 5 |
5
제 1 항에 있어서,
상기 캐패시터는
소정간격을 두고 배치된 제1 전극과 제2 전극;
상기 제1 전극의 양측면에 각각 접속되며, 상기 제2 전극쪽으로 연장되고, 서로 마주보며 배치되는 제1 및 제2 연장전극; 및
상기 제2 전극에 접속되며, 상기 제1 및 제2 연장 전극의 사이 영역에서 상기 제1 전극쪽으로 연장되는 제3 연장전극을 포함하는 RF 신호처리회로의 동조회로
|
| 6 |
6
제 1 항에 있어서,
상기 캐패시터는
소정간격을 두고 배치된 제1 전극과 제2 전극;
상기 제1 전극의 일측면에 접속되어 상기 제2 전극쪽으로 연장된 제1 연장전극;
'ㄴ'형상으로 형성되어 일측 끝단은 상기 제1 전극의 타측면에서 접속되고, 타측 끝단이 상기 제2 전극쪽으로 연장되는 제2 연장전극;
상기 제2 전극의 일측면에 접속되고, 상기 제1 및 제2 연장전극의 사이영역에서 상기 제 1 전극쪽으로 연장되는 제3 연장전극; 및
'ㄴ'형상으로 형성되어 일측 끝단은 상기 제2 전극의 타측면에서 접속되고, 타측 끝단이 상기 제1 전극쪽으로 연장되는 제4 연장전극를 포함하는 RF 신호처리회로의 동조회로
|
| 7 |
7
제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 캐패시터의 제1 전극 또는 제2 전극쪽으로 연장되는 연장전극은 15mm 내지 30mm 범위의 두께를 가지는, RF 신호처리회로의 동조회로
|
| 8 |
8
제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 캐패시터의 제1 전극 또는 제2 전극쪽으로 연장되는 연장전극은 서로간의 간격을 20mm 내지 30mm 범위로 가지는, RF 신호처리회로의 동조회로
|
| 9 |
9
안테나;
상기 안테나를 통해 입력된 RF 신호를 입력받아 증폭하기 위한 RF 증폭기; 및
상기 RF 증폭기에서 증폭된 신호에 대해 예정된 주파수에서 예정된 임피던스를 가지는 동조회로를 포함하며,
상기 동조회로는
일측이 신호전달노드에 접속되고, 타측이 접지전압 공급단에 접속된 제1 인덕터;
일측으로 구동전압을 인가받으며, 타측이 상기 신호전달노드에 접속된 가변용량 다이오드; 및
상기 가변용량 다이오드와 병렬로 연결되며, 상기 가변용량 다이오드의 캐패시턴스의 가변 범위를 개선하기 위한 캐패시터를 포함하고,
상기 캐패시터는 PCB 상에서 서로 마주보는 복수의 전극들로 구성되는, RF 신호처리회로
|
| 10 |
10
제 9 항에 있어서,
입력단과 상기 신호전달노드에 접속된 제2 인덕터를 포함하는 RF 신호처리회로
|
| 11 |
11
제 9 항에 있어서,
상기 신호전달노드와 출력단에 접속된 캐패시터를 포함하는 RF 신호처리회로
|
| 12 |
12
제 9 항에 있어서,
상기 캐패시터는
소정간격을 두고 배치된 제1 전극과 제2 전극;
상기 제1 전극에 접속되고 상기 제2 전극쪽으로 연장된 제1 연장전극; 및
상기 제2 전극에 접속되고 상기 제1 전극쪽으로 연장되며, 상기 제1 연장전극과 마주보고 배치되는 제2 연장전극을 포함하는 RF 신호처리회로
|
| 13 |
13
제 9 항에 있어서,
상기 캐패시터는
소정간격을 두고 배치된 제1 전극과 제2 전극;
상기 제1 전극의 양측면에 각각 접속되며, 상기 제2 전극쪽으로 연장되고, 서로 마주보며 배치되는 제1 및 제2 연장전극; 및
상기 제2 전극에 접속되며, 상기 제1 및 제2 연장 전극의 사이 영역에서 상기 제1 전극쪽으로 연장되는 제3 연장전극을 포함하는 RF 신호처리회로
|
| 14 |
14
제 9 항에 있어서,
상기 캐패시터는
소정간격을 두고 배치된 제1 전극과 제2 전극;
상기 제1 전극의 일측면에 접속되어 상기 제2 전극쪽으로 연장된 제1 연장전극;
'ㄴ'형상으로 형성되어 일측 끝단은 상기 제1 전극의 타측면에서 접속되고, 타측 끝단이 상기 제2 전극쪽으로 연장되는 제2 연장전극;
상기 제2 전극의 일측면에 접속되고, 상기 제1 및 제2 연장전극의 사이영역에서 상기 제 1 전극쪽으로 연장되는 제3 연장전극; 및
'ㄴ'형상으로 형성되어 일측 끝단은 상기 제2 전극의 타측면에서 접속되고, 타측 끝단이 상기 제1 전극쪽으로 연장되는 제4 연장전극를 포함하는 RF 신호처리회로
|
| 15 |
15
제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 캐패시터의 제1 전극 또는 제2 전극쪽으로 연장되는 연장전극은 15mm 내지 30mm 범위의 두께를 가지는, RF 신호처리회로
|
| 16 |
16
제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 캐패시터의 제1 전극 또는 제2 전극쪽으로 연장되는 연장전극은 서로간의 간격을 20mm 내지 30mm 범위로 가지는, RF 신호처리회로
|
