| 1 |
1
기판상에 가공된 도통홀을 도금처리하는 1단계;
상기 기판의 중앙부위의 원도우부를 제외한 영역에 본딩패드, 솔더볼패드 및 도금인입선을 포함하는 회로패턴을 형성하는 2단계;
상기 기판에 금도금을 수행하는 3단계;
를 포함하는 것을 특징으로 하는 비오씨 반도체 패키지 기판의 제조방법
|
| 2 |
2
청구항 1에 있어서,
상기 1단계는,
상기 도금처리는 Ni, Cr, Au, Ag, Pb, Pd 중 선택되는 어느 하나를 이용하여 형성하는 단계인 것을 특징으로 하는 비오씨 반도체 패키지 기판의 제조방법
|
| 3 |
3
청구항 1에 있어서,
상기 2단계는,
상기 원도우부를 제외한 영역에 형성되는 도금인입선은,
상기 기판의 후면에 적어도 1 이상 형성하는 단계인 것을 특징으로 하는 비오씨 반도체 패키지 기판의 제조방법
|
| 4 |
4
청구항 3에 있어서,
상기 2단계의 회로패턴의 형성은 기판상에 드라이필름레지스트(DFR)을 도포하여 노광, 현상을 통해 구현하는 것을 특징으로 하는 비오시 반도체 패키지 기판의 제조방법
|
| 5 |
5
청구항 3에 있어서,
상기 도금인입선은 상기 기판에 형성되는 도통홀과 적어도 1 이상 연결되는 것을 특징으로 하는 비오씨 반도체 패키지 기판의 제조방법
|
| 6 |
6
청구항 1에 있어서,
상기 3단계는,
상기 기판의 전 후면에 전기 금도금을 수행하되,
상기 기판의 전면의 도금 부위 중 일부는 기판 후면에 형성된 도금인입선과 연결된 도통홀을 통해 도금액이 기판의 전면으로 이동하여 도금패턴을 형성하는 방식으로 수행되는 것을 특징으로 하는 비오씨 반도체 패키지 기판의 제조방법
|
| 7 |
7
청구항 1에 있어서,
상기 2단계 이후에 회로패턴을 제외한 영역에 솔더레지시트(Solder resist)를 도포하는 단계를 더 포함하는 것을 특징으로 하는 비오씨 반도체 패키지 기판의 제조방법
|
| 8 |
8
삭제
|
| 9 |
9
비오씨(BOC;Board of chip) 반도체 패키지 기판에 있어서,
기판의 중심부에 와이어 본딩을 위해 기판 면이 노출되도록 형성되는 윈도우부;
상기 윈도우부를 제외한 영역에 형성되는 전도성 회로패턴 및 도금인입선;
을 포함하며,
상기 기판은,
적어도 1 이상의 부위에 형성되는 도통홀을 포함하며,
상기 도금인입선은 상기 기판의 후면에 상기 도통홀과 연결되는 구조로 적어도 1 이상 형성되는 비오씨 반도체 패키지 기판
|
| 10 |
10
청구항 9에 있어서,
상기 회로패턴은 본딩패드 및 솔더볼패드에 형성되는 금도금층;
상기 금도금층은 상기 기판의 후면에 형성되는 도금인입선과 적어도 1이상은 연결되는 구조로 형성되는 비오씨 반도체 패키지 기판
|
| 11 |
11
청구항 9 내지 10 중 어느 한항에 있어서,
상기 윈도우부은, 상기 윈도우부의 절단면으로부터 윈도우부 중심면으로 돌출되는 도금패턴이 0
|
