| 1 |
1
제1전극 단자 및 제2전극 단자와, 상기 제1 및 제2전극 단자 사이의 영역에 배치된 방열 부재를 포함하는 회로기판; 및
상기 회로 기판 위에 배치되며, 상기 회로기판의 제1전극 단자에 대응되는 제1리드 전극; 상기 회로 기판의 제2전극 단자에 대응되고 상기 제1리드 전극으로부터 이격된 제2리드 전극; 상기 제1리드 전극 위에 배치된 발광 소자를 포함하는 적어도 하나의 발광 다이오드를 포함하며,
상기 회로 기판의 방열 부재는 상기 제1리드 전극 아래에 배치된 발광 모듈
|
| 2 |
2
제1전극 단자 및 제2전극 단자와, 상기 제1 및 제2전극 단자 사이의 영역에 배치된 방열 부재를 포함하는 회로기판; 및
상기 회로 기판 위에 배치되며, 상기 회로기판의 제1전극 단자에 대응되는 제1리드 전극; 상기 제2전극 단자에 대응되고 상기 제1리드 전극으로부터 이격된 제2리드 전극; 상기 제1 및 제2리드 전극 사이에 배치된 지지 프레임; 및 상기 지지 프레임 위에 배치되며 상기 제1 및 제2리드 전극에 전기적으로 연결된 발광 소자를 포함하는 적어도 하나의 발광 다이오드를 포함하며,
상기 회로기판의 방열 부재는 상기 발광 다이오드의 지지 프레임 아래에 배치되는 발광 모듈
|
| 3 |
3
제1항에 있어서, 상기 방열 부재는 제1금속이 첨가된 비아 구조를 갖는 열 전도성 수지; 및 상기 열 전도성 수지 내에 제2금속을 포함하는 복수의 전도성 비아를 포함하는 발광 모듈
|
| 4 |
4
제1항 또는 제2항에 있어서, 상기 발광 다이오드는 상기 제1 및 제2리드 전극이 배치된 몸체부를 더 포함하는 발광모듈
|
| 5 |
5
제1항 또는 제2항에 있어서, 상기 회로기판은 복수의 제1전극 단자 및 제2전극 단자를 갖는 동박층과, 상기 동박층 아래에 절연층이 적어도 1회 교대로 배치되는 발광모듈
|
| 6 |
6
제5항에 있어서, 상기 회로기판은 최하측 절연층 아래에 금속 플레이트를 포함하는 발광모듈
|
| 7 |
7
제1항에 있어서, 상기 회로기판의 제1전극 단자는 상기 방열 부재로부터 제1방향으로 이격되고 상기 제1리드 전극 아래에 배치되며, 상기 제2전극 단자는 상기 방열 부재로부터 상기 제1방향의 반대측 방향으로 이격되어 상기 제2리드 전극 아래에 배치된 발광 모듈
|
| 8 |
8
제7항에 있어서, 상기 회로기판 위에는 복수의 발광 다이오드가 어레이되며,
상기 각 발광 다이오드의 영역 아래에는 적어도 하나의 방열 부재가 배치되는 발광모듈
|
| 9 |
9
제5항에 있어서, 상기 방열 부재는 상기 회로 기판의 제1 및 제2전극 단자 사이의 영역에 상기 회로 기판의 상면으로부터 적어도 3개의 층으로 임베디드되며, 상기 방열 부재의 하면은 상기 회로 기판의 하부에 배치된 상기 절연층 상에 접촉되는 발광모듈
|
| 10 |
10
제6항에 있어서, 상기 방열 부재의 하부는 상기 금속 플레이트의 상면에 접촉되는 발광모듈
|
| 11 |
11
제1항 또는 제2항에 있어서, 상기 방열 부재의 상면 면적은 상기 발광 다이오드의 하부 면적의 8~15% 정도인 발광모듈
|
| 12 |
12
제3항에 있어서, 상기 열 전도성 수지에는 은을 포함하는 금속 입자 포함하며, 상기 전도성 비아는 금(Au)을 포함하는 발광모듈
|
| 13 |
13
제3항에 있어서, 상기 전도성 비아 및 상기 열 전도성 수지의 상면은 상기 회로기판의 상부에 노출되는 발광모듈
|
| 14 |
14
제3항에 있어서, 상기 전도성 비아의 직경은 100~400㎛인 발광모듈
|
| 15 |
15
제2항에 있어서, 상기 지지 프레임은 상기 발광 소자와 상기 방열 부재 사이에 배치되는 발광 모듈
|
| 16 |
16
제1항에 있어서, 상기 방열 부재는 상기 제2전극단자보다 상기 제1전극 단자에 더 가깝게 배치되는 발광모듈
|
| 17 |
17
제6항에 있어서, 상기 금속 플레이트는 알루미늄을 포함하며,
상기 절연층은 에폭시 또는 프리프레그(prepreg)인 발광모듈
|
