1 |
1
제1금속층상에 금속페이스트를 수용할 수 있는 격벽구조의 접속우물(well)을 형성하는 1단계;상기 접속우물(well)을 금속페이스트로 상기 접속우물의 상부면까지 충진하고 전자소자칩의 단자가 상기 접속우물 내의 상기 금속페이스트에 접합하도록 상기 전자소자칩을 실장하는 2단계;를 포함하는 매립형 인쇄회로기판의 제조방법
|
2 |
2
청구항 1에 있어서,상기 1단계의 접속우물(well)은,상기 제1금속층상에 상부가 개구되며, 측면은 격벽구조로 밀폐되는 돌출구조물을 전해도금, 스크린인쇄(screen printing), 스퍼터링(suppering), 증발법(evaporation), 잉크젯팅, 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 형성되는 매립형 인쇄회로기판의 제조방법
|
3 |
3
청구항 2에 있어서,상기 1단계의 접속우물(well)은,Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 형성되는 매립형 인쇄회로기판의 제조방법
|
4 |
4
청구항 1에 있어서,상기 2단계의 상기 금속페이스트는 Cu, Ag, Au, Sn, Pb 중 어느 하나를 포함하거나 이들의 합금으로 형성되는 매립형 인쇄회로기판의 제조방법
|
5 |
5
청구항 1 내지 4 중 어느 한 항에 있어서,상기 2단계 이후에,상기 전자소자칩의 주변을 매립하는 절연층과 제2금속층을 포함하는 외각회로패턴층을 형성하는 3단계;를 더 포함하는 매립형 인쇄회로기판의 제조방법
|
6 |
6
청구항 5에 있어서,상기 3단계는,상기 전자소자칩의 주변부를 둘러싸는 구조의 적어도 1 이상의 제1절연적층군과 상기 절연적층군의 상부를 덮는 제2절연적층군 및 외각회로층을 어라인하되,상기 제1절연적층군과 제2절연적층군 사이에 내부회로패턴을 포함하는 제3절연층군을 배열하여 적층 하는 단계로 형성되는 매립형 인쇄회로기판의 제조방법
|
7 |
7
청구항 6에 있어서,상기 3단계는,a1) 캐리어를 제1금속층에서 분리하는 단계;a2) 상기 내부회로패턴과 제1 및 제2금속층을 전기적으로 연결하는 도통홀을 형성하는 단계;a3) 상기 도통홀을 금속물질로 충진하고, 제1 및 제2금속층을 패터닝하여 외층회로를 구현하는 단계;를 더 포함하여 이루어지는 매립형 인쇄회로기판의 제조방법
|
8 |
8
청구항 7에 있어서,상기 a3)단계 이후에,상기 외층회로의 상면에 절연층 및 금속층을 적층하고,상기 금속층을 가공하여 상기 외층회로 또는 상기 내부회로패턴과 전기적으로 연결되는 회로패턴을 가공하는 단계가 적어도 1회 이상 반복되는 매립형 인쇄회로기판의 제조방법
|
9 |
9
청구항 8에 있어서,상기 매립형 인쇄회로기판에서 외부로 노출되는 회로패턴의 상면에 솔더레지스트를 도포 하여 패터닝하는 공정 또는 노출되는 회로패턴에 표면처리를 수행하는 공정을 더 포함하는 매립형 인쇄회로기판의 제조방법
|
10 |
10
청구항 5에 있어서,상기 2단계 이후에,상기 전자소자칩을 매립하는 절연층과 제2금속층을 포함하는 외각회로패턴층을 형성하는 3단계;를 더 포함하는 매립형 인쇄회로기판의 제조방법
|
11 |
11
청구항 10에 있어서,상기 3단계는,b1) 캐리어를 제1금속층에서 분리하는 단계;b2) 상기 제1및 제2금속층을 전기적으로 연결하는 도통홀을 형성하는 단계;b3) 상기 도통홀을 도금처리하고, 상기 제1및 제2금속층을 패터닝하여 외층회로를 구현하는 단계;를 더 포함하여 이루어지는 매립형 인쇄회로기판의 제조방법
|
12 |
12
전자소자칩;상기 전자소자칩이 실장되는 외층회로패턴;상기 외층회로패턴의 상면에 상기 전자소자칩의 단자에 대응하여 형성되며, 그 상부면까지 금속페이스트로 충진된 격벽 구조의 접속우물(well);을 구비하며,을 포함하는 매립형 인쇄회로기판
|
13 |
13
청구항 12에 있어서,상기 접속우물(well)은 외층회로패턴상에 상부가 개구되며 측면은 격벽구조로 밀폐되는 돌출구조로 형성되며,상기 접속우물의 내부에는 금속페이스트가 상기 접속우물의 돌출 높이 이상으로 충진되는 매립형 인쇄회로기판
|
14 |
14
청구항 12에 있어서,상기 접속우물(well)은 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 형성되는 매립형 인쇄회로기판
|
15 |
15
청구항 14에 있어서,상기 금속페이스트는 Cu, Ag, Au, Sn, Pb 중 어느 하나를 포함하거나 이들의 합금으로 형성되는 매립형 인쇄회로기판
|
16 |
16
청구항 12에 있어서,상기 전자소자칩을 매립하는 절연층 내에는 내부회로패턴을 구비한 제3절연적층군이 더 형성되며,상기 내부회로패턴과 외층회로패턴을 전기적으로 도통시키는 도통홀을 더 포함하는 매립형인쇄회로기판
|
17 |
17
청구항 16에 있어서,상기 외층회로패턴의 상부에는, 상기 외층회로패턴과 전기적으로 연결되는 회로패턴 및 절연층으로 구성되는 제2외층회로패턴이 적어도 1 이상 적층되는 매립형인쇄회로기판
|
18 |
18
청구항 16 또는 17에 있어서,상기 매립형 인쇄회로기판에서 외부로 노출되는 회로패턴에는,상기 노출되는 회로패턴의 일부를 덮는 솔더레지스트층과,노출되는 회로패턴의 표면에 형성되는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 원 합금을 이용하여 단층 또는 다층으로 도금처리층을 구비하는 매립형 인쇄회로기판
|
19 |
19
청구항 12에 있어서,상기 매립형 인쇄회로기판은,상기 전자소자칩을 매립하는 절연층;과상기 절연층의 표면에 형성되는 외층회로패턴 간을 전기적으로 연결하는 도통홀을 적어도 1 이상 구비하는 매립형인쇄회로기판
|