1 |
1
제1도전형 반도체층;상기 제1도전형 반도체층 위에 활성층;상기 활성층 위에 제2도전형 반도체층; 및상기 제1도전형 반도체층과 상기 제2도전형 반도체층 중 적어도 하나의 내부에 산란층;상기 제2도전형 반도체층의 위에 배치된 제1러프니스;상기 제1러프니스의 표면 및 상기 제2도전형 반도체층의 위에 상기 제1러프니스와 다른 물질로 배치된 제2러프니스;상기 제2도전형 반도체층, 상기 제1러프니스 및 상기 제2러프니스의 위에 전극층; 및상기 전극층 위에 전도성 지지부재를 포함하며,상기 전극층은 상기 제1러프니스와 상기 제2도전형 반도체층 중 적어도 하나와 전기적으로 연결되는 반도체 발광소자
|
2 |
2
제1항에 있어서, 상기 산란층은 상기 제1도전형 반도체층 및 상기 제2도전형 반도체층의 내부에 형성되는 반도체 발광소자
|
3 |
3
제1항에 있어서, 상기 산란층은 절연성 산화물 또는 전도성 산화물 계열로 형성되는 반도체 발광소자
|
4 |
4
제3항에 있어서, 상기 제1도전형 반도체층은 고농도의 제1도전형 도펀트를 포함하는 제1도전형의 제1반도체층과, 상기 제1도전형의 제1반도체층 위에 고농도의 제1도전형 도펀트를 포함하는 제1도전형의 제2반도체층을 포함하며,상기 산란층은 상기 제1도전형의 제1반도체층과 상기 제1도전형의 제2반도체층 사이에 복수의 패턴이 서로 이격되게 배열되는 반도체 발광소자
|
5 |
5
제3항에 있어서, 상기 제2도전형 반도체층은 제2도전형 도펀트를 포함하는 제2도전형의 제1반도체층과, 상기 제2도전형의 제1반도체층 위에 제2도전형 도펀트를 포함하는 제2도전형의 제2반도체층을 포함하며,상기 산란층은 상기 제2도전형의 제1반도체층과 상기 제2도전형의 제2반도체층 사이에 복수의 패턴이 서로 이격되게 배열되는 반도체 발광소자
|
6 |
6
제1항 내지 제5항 중 어느 한 항에 있어서,상기 제1러프니스 및 제2러프니스는 서로 다른 크기를 갖고, 상기 제2도전형 반도체층의 표면으로 진행하는 광의 임계각을 변화시켜 주는 반도체 발광소자
|
7 |
7
제6항에 있어서, 상기 제1러프니스는 질화물 반도체를 이용한 복수의 돌출 패턴을 포함하며, 상기 제2러프니스는 나노 크기의 알루미늄 분말 또는 사파이어 분말을 포함하는 반도체 발광소자
|
8 |
8
제1항에 있어서, 상기 제1도전형 반도체층의 아래에 초격자층을 포함하며,상기 초격자층은 InxAlyGa(1-y-x)N (0≤x003c#1, 0≤y 003c#1, x+y≠0)의 조성식을 갖고 상기 x 및 y의 조성이 다른 복수의 층이 교대로 형성되는 반도체 발광소자
|
9 |
9
제8항에 있어서, 상기 초격자층은 제1도전형 도펀트를 포함하는 반도체 발광소자
|
10 |
10
제1도전형 반도체층;상기 제1도전형 반도체층 위에 활성층;상기 활성층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 중 적어도 하나의 내부에 산란층;상기 제1도전형 반도체층 아래에 나노 로드의 제1반도체층; 및상기 나노 로드의 제1반도체층과 상기 제1도전형 반도체층 사이에 저 농도의 제1도전형 도펀트를 포함하는 제2반도체층을 포함하는 반도체 발광소자
|
11 |
11
제10항에 있어서, 상기 나노 로드의 제1반도체층과 상기 제2반도체층 사이에 적어도 하나의 공극을 포함하는 반도체 발광소자
|
12 |
12
제10항에 있어서, 기판; 상기 기판과 상기 나노로드의 제1반도체층 사이에 다결정의 버퍼층을 포함하는 반도체 발광소자
|
13 |
13
제12항에 있어서, 상기 다결정 버퍼층은 상기 기판 위에 InAlN층; 및 상기 InAlN층 위에 InxAlyGa(1-y-x)N (0003c#x003c#1, 0003c#y 003c#1)의 조성식을 갖는 층을 포함하는 반도체 발광소자
|
14 |
14
제12항에 있어서, 상기 기판은 상면에 복수의 패턴을 포함하는 반도체 발광소자
|
15 |
15
제12항에 있어서, 상기 다결정의 버퍼층과 상기 나노로드의 제1반도체층 사이에 형성되며 상기 다결정의 버퍼층과의 접합 영역에 적어도 하나의 공극을 형성하는 씨드층을 포함하는 반도체 발광소자
|
16 |
16
제1항에 있어서, 상기 전극층은 오믹층, 반사층, 및 본딩층 중 적어도 하나를 포함하는 반도체 발광소자
|
17 |
17
제16항에 있어서, 상기 제1도전형 반도체층 아래에 제1전극을 포함하는 반도체 발광소자
|
18 |
18
제10항에 있어서, 상기 제1도전형 반도체층 위에 제1전극; 및 상기 제2도전형 반도체층 위에 투명전극층, 및 전극 패드 중 적어도 하나를 포함하는 제2전극부를 포함하는 반도체 발광소자
|
19 |
19
기판 위에 다결정의 버퍼층을 형성하는 단계;상기 다결정의 버퍼층 위에 공극을 갖는 씨드층을 형성하는 단계;상기 씨드층 위에 나노로드의 제1반도체층을 형성하는 단계;상기 나노로드의 제1반도체층 위에 저 농도의 제2반도체층을 형성하는 단계;상기 저 농도의 제2반도체층 위에 3족-5족 화합물 반도체를 이용한 발광 구조물을 형성하는 단계를 포함하며,상기 발광 구조물은 상기 저 농도의 제1반도체층 위에 고 농도의 제1도전형 반도체층을 형성하고, 상기 제1도전형 반도체층 위에 활성층을 형성하며, 상기 활성층 위에 제2도전형 반도체층을 형성하며,상기 제1도전형 반도체층과 상기 제2도전형 반도체층 중 적어도 하나의 내부에 수평 방향으로 복수의 패턴이 배치된 산화물 계열의 산란층을 형성하는 반도체 발광소자 제조방법
|
20 |
20
제19항에 있어서, 상기 다결정의 버퍼층은 상기 기판 위에 InAlN층을 형성하고는 단계; 및, 상기 InAlN층 위에 InxAlyGa(1-y-x)N (0003c#x003c#1, 0003c#y 003c#1)의 조성식을 갖는 다방향 단결정층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법
|
21 |
21
제19항에 있어서, 상기 씨드층은 질화갈륨을 포함하며, 상기 공극은 상기 다결정 버퍼층과의 접합 영역에 적어도 하나가 형성되는 반도체 발광소자 제조방법
|
22 |
22
제19항에 있어서, 상기 나노로드의 제1반도체층 위에 상기 저 농도의 제2반도체층을 제2반도체층을 형성하여, 상기 나노로드 사이에 공극을 형성시켜 주는 반도체 발광소자 제조방법
|
23 |
23
제19항에 있어서, 상기 씨드층 위에 마스크층을 형성한 후, 상기 제1도전형 반도체층보다 적어도 50% 이하의 낮은 성장 속도로 복수의 나노로드를 갖는 제1반도체층을 형성하는 반도체 발광소자 제조방법
|
24 |
24
제19항에 있어서, 상기 발광 구조물과 상기 저농도의 제2반도체층 사이에 초격자층이 형성되며,상기 초격자층은 InxAlyGa(1-y-x)N (0≤x003c#1, 0≤y 003c#1, x+y≠0)의 조성식을 갖고 상기 x 및 y의 조성이 다른 복수의 층이 교대로 형성되는 반도체 발광소자 제조방법
|
25 |
25
제19항에 있어서, 상기 제2도전형 반도체층 위에 형성된 복수의 돌출 패턴을 갖는 제1러프니스와, 상기 제1러프니스의 표면과 상기 제2도전형 반도체층의 위에 상기 제1러프니스와 다른 물질로 배치된 제2러프니스를 포함하는 반도체 발광소자 제조방법
|
26 |
26
제25항에 있어서, 상기 제1러프니스와 상기 제2러프니스는 서로 다른 크기를 갖고, 상기 제2도전형 반도체층으로 진행하는 광의 임계각을 변화시켜 주는 반도체 발광소자 제조방법
|
27 |
27
제25항에 있어서,상기 제1러프니스는 질화물 반도체를 포함하며,상기 제2러프니스는 나노 크기의 알루미늄 분말 또는 사파이어 분말을 갖는 반도체 발광소자 제조방법
|
28 |
28
제27항에 있어서, 상기 발광 구조물 위에 습식 에칭 처리하는 단계; 상기 습식 에칭 처리 후 세척하고 활성화시키는 단계를 포함하는 반도체 발광소자 제조방법
|
29 |
29
제19항에 있어서, 상기 발광 구조물 위에 전극층을 형성하는 단계; 상기 기판 또는 상기 버퍼층이 형성된 기판을 제거하는 단계; 및, 상기 발광 구조물 아래의 반도체층들을 제거하는 단계를 포함하는 반도체 발광소자 제조방법
|