1 |
1
기판의 표면에 캐비티회로패턴 및 캐비티영역의 에지부에 대응하는 단턱부를 포함하는 내부회로층을 구비하는 베이스회로기판을 형성하는 1단계;상기 캐비티회로패턴 상부에 레이저스토퍼층을 형성하는 2단계;상기 베이스회로기판상에 적어도 1 이상의 외부회로층을 형성하는 3단계;상기 레이저스토퍼층 상부의 외부회로층을 제거하여 캐비티영역을 형성하는 4단계;를 포함하며, 상기 1단계는 a1) 제1절연층의 양면에 전기적으로 도통 하는 내부회로층을 형성하는 단계;a2) 상기 내부회로층 중 상기 캐비티회로패턴이 노출되도록 적어도 1 이상의 솔더레지스트 패턴을 형성하고 단계;a3) 상기 노출되는 캐비티회로패턴에 표면처리를 수행함으로써 표면처리층을 형성하는 단계를 포함하여 구성되는 캐비티를 포함하는 인쇄회로기판의 제조방법
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
청구항 1에 있어서,상기 표면처리는,상기 캐비티회로패턴의 노출면을 산화(Oxide) 처리하거나, Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하는 공정으로 수행되는 캐비티를 포함하는 인쇄회로기판의 제조방법
|
5 |
5
청구항 1에 있어서,상기 2단계는,상기 레이저스토퍼층은, 캐비티회로패턴의 폭 이상의 길이를 가지는 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 절연층으로 구성되는 캐비티를 포함하는 인쇄회로기판의 제조방법
|
6 |
6
청구항 5에 있어서,상기 3단계는,상기 베이스회로기판상에 적어도 1 이상의 절연층과 금속회로패턴을 순차 형성하고, 내부회로패턴 및 다른 회로패턴과 전기적으로 도통 되는 비아홀을 형성하는 공정으로 구현되는 단계인 캐비티를 포함하는 인쇄회로기판의 제조방법
|
7 |
7
청구항 1 또는 5에 있어서,상기 4단계는,b 1) 캐비티회로패턴 상부의 절연층 및 금속층을 레이저드릴로 상기 레이저스토퍼층이 노출될 때까지 가공하는 단계;b 2) 가공된 절연층 및 금속층을 제거하여 캐비티영역을 형성하는 단계;b 3) 상기 레이저 스토퍼층을 제거하는 단계;로 구성되는 캐비티를 포함하는 인쇄회로기판의 제조방법
|
8 |
8
기판의 표면에 캐비티회로패턴 및 캐비티영역의 에지부에 대응하는 단턱부를 포함하는 내부회로층을 구비하는 베이스회로기판;상기 베이스회로기판의 표면에 상기 캐비티회로패턴 및 상기 단턱부가 노출되는 캐비티영역;상기 캐비티회로패턴 사이에 상기 캐비티회로패턴이 노출되도록 형성되는 솔더레지스트패턴; 상기 캐비티회로패턴에 표면처리를 수행함으로써 형성되는 표면처리층을 포함하는 인쇄회로기판
|
9 |
9
삭제
|
10 |
10
삭제
|
11 |
11
청구항 8에 있어서,상기 표면처리층은, 상기 캐비티회로패턴의 노출면을 산화(Oxide) 처리하여 형성되는 인쇄회로기판
|
12 |
12
청구항 8에 있어서,상기 표면처리층은,상기 캐비티회로패턴의 표면에는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층구조의 도금층인 인쇄회로기판
|
13 |
13
삭제
|
14 |
14
삭제
|
15 |
15
삭제
|
16 |
16
삭제
|
17 |
17
삭제
|