맞춤기술찾기

이전대상기술

칩 온 필름 패키지 및 그 제조방법

  • 기술번호 : KST2015062898
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 칩 온 필름(Chip On Flim) 패키지의 제조공정 및 그 구조에 관한 것으로, 특히 절연필름상에 스프로켓홀과 입출력단자패턴을 포함하는 회로패턴을 형성하는 1단계와 상기 절연필름의 전자소자칩 실장영역에 적어도 1 이상의 방열홀을 형성하는 2단계, 그리고 상기 회로패턴 면의 일부에 전자소자칩을 실장하고 몰딩하는 3단계 및 상기 방열홀 내부를 금속물질로 충진시켜 방열부재를 형성하는 4단계를 포함하여 이루어진다.본 발명에 따르면, 칩 온 필름(Chip On Flim) 패키지의 제조 시, 전자소자칩의 실장 부위에 방열홀을 형성하고, 상기 방열홀을 금속물질로 충진시키는 방열부재를 구비하여, 전자소자칩에 발생하는 열을 효율적으로 외부로 발산시킴으로써, 칩의 온도는 낮추고 이를 통해 전자소자칩의 열에 의한 불량률을 현저하게 줄이는 효과가 있다.
Int. CL H01L 23/48 (2006.01) H01L 23/34 (2006.01)
CPC
출원번호/일자 1020100101819 (2010.10.19)
출원인 엘지이노텍 주식회사
등록번호/일자 10-1183184-0000 (2012.09.10)
공개번호/일자 10-2012-0040414 (2012.04.27) 문서열기
공고번호/일자 (20120914) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.10.19)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 대한민국 서울특별시 강서구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 백지흠 대한민국 서울특별시 중구
2 이지행 대한민국 서울특별시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김희곤 대한민국 대전시 유성구 문지로 ***-*(문지동) *동(웰쳐국제특허법률사무소)
2 김인한 대한민국 서울특별시 서초구 사임당로 **, **층 (서초동, 신영빌딩)(특허법인세원)
3 박용순 대한민국 서울특별시 송파구 법원로*길 **, **층 D-****호(문정동)(주심국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 서울특별시 강서구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2010.10.19 수리 (Accepted) 1-1-2010-0674157-61
2 선행기술조사의뢰서
Request for Prior Art Search
2012.01.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.02.15 수리 (Accepted) 9-1-2012-0009197-90
4 의견제출통지서
Notification of reason for refusal
2012.02.24 발송처리완료 (Completion of Transmission) 9-5-2012-0109143-41
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.04.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0327085-02
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.04.24 수리 (Accepted) 1-1-2012-0327084-56
7 보정요구서
Request for Amendment
2012.05.07 발송처리완료 (Completion of Transmission) 1-5-2012-0053457-72
8 [출원서등 보정]보정서(납부자번호)
[Amendment to Patent Application, etc.] Amendment(Payer number)
2012.05.08 수리 (Accepted) 1-1-2012-0360088-57
9 등록결정서
Decision to grant
2012.06.05 발송처리완료 (Completion of Transmission) 9-5-2012-0327036-11
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.10.27 수리 (Accepted) 4-1-2014-0093826-77
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.03.08 수리 (Accepted) 4-1-2017-5035901-08
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.07.18 수리 (Accepted) 4-1-2018-5136723-03
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.01.15 수리 (Accepted) 4-1-2020-5011221-01
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
절연필름상에 스프로켓홀과 입출력단자패턴을 포함하는 회로패턴을 형성하는 1단계;상기 절연필름의 전자소자칩 실장영역에 적어도 1 이상의 방열홀을 펀칭 공정을 통해 형성하는 2단계;상기 회로패턴 면의 일부에 전자소자칩을 실장하고 몰딩하는 3단계;상기 방열홀 내부를 금속물질로 충진시켜 방열부재를 형성하는 4단계;를 포함하며, 상기 4단계는 상기 방열홀의 내부에 스크린마스크(M)를 매개로 금속페이스트를 도포하는 공정과,스퀴즈를 통해 상기 방열홀 내부로 상기 금속물질을 삽입시키는 공정을 포함하는 칩 온 필름(Chip On Flim) 패키지의 제조방법
2 2
청구항 1에 있어서,상기 1단계는,a 1) 절연성 필름에 스프로켓홀을 형성하는 펀칭 단계;a 2) 절연성 필름의 표면활성화처리 후, 포토리소그라피를 통해 회로패턴을형성하는 단계;를 포함하여 수행되는 칩 온 필름(Chip On Flim) 패키지의 제조방법
3 3
청구항 2에 있어서,상기 a 2)단계에서 형성된 회로패턴 면에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원 또는 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 형성하는 표면처리하는 공정을 더 포함하는 칩 온 필름(Chip On Flim) 패키지의 제조방법
4 4
청구항 2에 있어서,상기 3단계는, 상기 전자소자칩과 본딩되는 부분 이외의 회로패턴에 솔더레지스트층을 형성하는 공정을 더 포함하는 칩 온 필름(Chip On Flim) 패키지의 제조방법
5 5
청구항 1 내지 4 중 어느 한 항에 있어서,상기 4단계는,금속페이스트를 상기 방열홀 내부로 충진시키는 단계인 칩 온 필름(Chip On Flim) 패키지의 제조방법
6 6
활성 면에 적어도 1 이상이 형성되는 입/출력연결부를 구비하는 전자소자칩;상기 입/출력연결부에 대응되는 입출력단자패턴인 회로패턴을 구비하는 탭 테이프(TAB Tape);상기 전자소자칩의 실장영역에 대응되는 탭테이프에 적어도 1 이상의 방열 홀;상기 방열홀에 충진되는 금속물질로 형성되는 방열부재;를 포함하며, 상기 방열홀은 상기 탭테이프에 펀칭 공정을 통해 형성되며,상기 방열부재는 상기 방열홀의 내부에 스크린마스크(M)를 매개로 금속페이스트를 도포하고, 스퀴즈를 통해 상기 방열홀 내부로 상기 금속물질을 삽입시키는 공정을 통해 형성되는 특징으로 하는 칩 온 필름(Chip On Flim) 패키지
7 7
청구항 6에 있어서,상기 방열부재는,상기 방열홀 내부에 충진되는 다수의 방열블럭으로 형성되는 칩 온 필름(Chip On Flim) 패키지
8 8
청구항 7에 있어서,상기 방열부재는,상기 방열블럭을 지지하며, 상기 전자소자칩의 실장영역에 대응되는 위치의 텝테이프 하면에 형성되는 방열플레이트를 더 포함하여 구성되는 칩 온 필름(Chip On Flim) 패키지
9 9
청구항 7 또는 8에 있어서,상기 방열부재는,은(Ag), Ag/Pd합금을 이용하거나, 은(Ag), 크롬(Cr), 은과 크롬의 혼합물, 구리(Cu), 주석(Sn), 베릴륨(Be), 니켈(Ni) 및 팔라듐(Pd), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 코발트(Co), 금(Au) 중 어느 하나 또는 이들의 이원 또는 삼원 합금으로 형성되는 칩 온 필름(Chip On Flim) 패키지
10 10
청구항 9에 있어서,상기 회로패턴 상에는 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원 또는 삼원 합금을 이용하여 단층 또는 다층으로 도금처리층을 더 포함하는 칩 온 필름(Chip On Flim) 패키지
11 11
청구항 9에 있어서,상기 전자소자칩과 본딩되는 부분 이외의 회로패턴에는 솔더레지스트로 형성되는 보호층을 더 포함하여 이루어지는 것을 특징으로 하는 칩 온 필름(Chip On Flim) 패키지
12 12
청구항 9에 있어서,상기 전자소자칩과 텝테이프의 이격공간 및 칩 주변이 몰딩재로 충진된 것을 특징으로 하는 칩 온 필름(Chip On Flim) 패키지
13 13
청구항 12에 있어서,상기 몰딩재는 에폭시수지 및 경화제를 포함하는 것을 특징으로 하는 칩 온필름(Chip On Flim) 패키지
14 14
청구항 6에 있어서, 상기 금속페이스트는 전도성 세라믹재로 형성되는 것을 특징으로 하는 칩 온필름(Chip On Flim) 패키지
15 15
청구항 6에 있어서, 상기 금속페이스트는 몰리브데늄(Mo) 44 - 68 중량 %, 텅스텐(W) 12 - 36 중량 %, 망간(Mn) 3 - 15 중량 %, 산화규소(SiO2) 3- 15 중량 %, 및 산화티탄(TiO2) 0
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.