1 |
1
삭제
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
삭제
|
6 |
6
삭제
|
7 |
7
삭제
|
8 |
8
삭제
|
9 |
9
삭제
|
10 |
10
삭제
|
11 |
11
캐리어 보드에 접착층을 형성하는 단계, 상기 접착층 위에 제1 금속층을 형성하는 단계,상기 제1 금속층의 전자 소자 실장 영역에 전도성 페이스트를 형성하는 단계,상기 전도성 페이스트 위에 상기 전자 소자를 실장하는 단계,상기 전자 소자를 둘러싸는 절연층을 형성하는 단계,상기 절연층 위에 제2 금속층을 형성하는 단계,상기 전자 소자의 단자가 노출되도록 상기 제2 금속층 및 상기 절연층을 식각하여 비아홀을 형성하는 단계,상기 비아홀을 매립하도록 도금하여 전도성 비아를 형성하는 단계, 그리고상기 제1 금속층 및 상기 제2 금속층을 패터닝하여 상부 및 하부 회로 패턴을 형성하는 단계를 포함하는인쇄회로기판의 제조 방법
|
12 |
12
삭제
|
13 |
13
제11항에 있어서,상기 전도성 페이스트를 형성하는 단계는,상기 제1 금속층의 상기 전자 소자의 단자와 맞닿는 영역에 패드를 형성하는 단계, 그리고상기 패드 위에 상기 전도성 페이스트를 도포하는 단계를 포함하는 인쇄회로기판의 제조 방법
|
14 |
14
제11항에 있어서,상기 전자 소자는 수동 소자인 인쇄회로기판의 제조 방법
|
15 |
15
제11항에 있어서,상기 절연층을 형성하는 단계는,상기 전자 소자를 개방하는 개구부를 포함하는 제1 절연층을 상기 제1 금속층 위에 형성하는 단계, 상기 전자 소자를 덮는 제2 절연층을 형성하는 단계, 그리고상기 제1 및 제2 절연층을 경화하는 단계를 포함하는 인쇄회로기판의 제조 방법
|
16 |
16
제11항에 있어서,상기 상부 회로 패턴을 형성하는 단계는,상기 제1 금속층 및 상기 제1 금속층 위의 도금층을 동시 식각하여 형성하는 인쇄회로기판의 제조 방법
|
17 |
17
제11항에 있어서,상기 제1 절연층은 중심 비아를 포함하며,상기 전도성 비아가 형성될 때, 상기 중심 비아의 상하부에 상기 상부 및 하부 회로 패턴과 연결되는 상부 및 하부 비아가 형성되는 인쇄회로기판의 제조 방법
|
18 |
18
제17항에 있어서,상기 중심 비아 및 상부 및 하부 비아의 층상 구조 중 일부는 다른 층상 구조와 서로 반대의 구조를 가지는 인쇄회로기판의 제조 방법
|
19 |
19
제13항에 있어서,상기 패드는 상기 제1 및 제2 금속층과 서로 다른 금속을 포함하는 합금으로 형성되는 인쇄회로기판의 제조 방법
|