맞춤기술찾기

이전대상기술

인쇄회로기판 및 그의 제조 방법

  • 기술번호 : KST2015064320
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 실시 예에 따른 인쇄회로기판은 외부에 칩 연결 단자를 구비한 전자 소자; 상기 전자 소자를 매립하여 수용하는 제 1 절연층; 상기 제 1 절연층 위에 형성된 제 2 절연층; 상기 제 2 절연층 위에 형성되며, 상기 전자 소자에 구비된 칩 연결 단자와 연결된 제 1 회로 패턴; 및 상기 제 2 절연층에 전도성 페이스트로 형성되며, 상기 전자 소자에 구비된 칩 연결단자와 상기 제 1 회로 패턴을 전기적으로 연결하는 연결부를 포함한다.
Int. CL H05K 3/46 (2006.01) H05K 1/18 (2006.01)
CPC
출원번호/일자 1020110051713 (2011.05.30)
출원인 엘지이노텍 주식회사
등록번호/일자 10-1283747-0000 (2013.07.02)
공개번호/일자 10-2012-0133176 (2012.12.10) 문서열기
공고번호/일자 (20130708) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.05.30)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 대한민국 서울특별시 강서구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신승열 대한민국 서울특별시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 서교준 대한민국 서울특별시 강남구 테헤란로 **길**, **층 (역삼동, 케이앤아이타워)(특허사무소소담)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 엘지이노텍 주식회사 서울특별시 강서구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.05.30 수리 (Accepted) 1-1-2011-0406178-91
2 선행기술조사의뢰서
Request for Prior Art Search
2012.03.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.04.19 수리 (Accepted) 9-1-2012-0031049-13
4 의견제출통지서
Notification of reason for refusal
2012.04.20 발송처리완료 (Completion of Transmission) 9-5-2012-0231239-10
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.06.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0491062-10
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.06.20 수리 (Accepted) 1-1-2012-0491061-64
7 최후의견제출통지서
Notification of reason for final refusal
2012.11.20 발송처리완료 (Completion of Transmission) 9-5-2012-0699136-58
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.01.02 수리 (Accepted) 1-1-2013-0003218-13
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.01.02 보정승인 (Acceptance of amendment) 1-1-2013-0003219-58
10 등록결정서
Decision to grant
2013.04.19 발송처리완료 (Completion of Transmission) 9-5-2013-0266763-66
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.10.27 수리 (Accepted) 4-1-2014-0093826-77
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.03.08 수리 (Accepted) 4-1-2017-5035901-08
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.07.18 수리 (Accepted) 4-1-2018-5136723-03
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.01.15 수리 (Accepted) 4-1-2020-5011221-01
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
외부에 칩 연결 단자를 구비한 전자 소자;상기 전자 소자를 매립하며, 제 1면을 통해 상기 전자 소자의 칩 연결 단자를 노출하는 제 1 절연층;상기 제 1 절연층 내에 매립되며, 상기 제 1 절연층의 제 1면을 통해 노출되는 제 1 회로 패턴;상기 제 1 절연층의 제 1면과 접촉하며, 상기 노출된 칩 연결 단자 및 제 1 회로 패턴을 덮는 제 2 절연층;상기 제 2 절연층 중 상기 제 1 절연층의 제 1면과 접촉하는 면의 반대 면에 형성되는 제 2 회로 패턴; 및상기 제 2 절연층 내에 형성되며, 상기 제 2 회로 패턴과 상기 제 1 절연층 내에 매립된 제 1 회로 패턴을 전기적으로 연결하는 연결부를 포함하고,상기 제 1 회로 패턴의 노출면은 상기 칩 연결 단자의 노출면 및 상기 제 1 절연층의 제 1면과 동일한 평면상에 놓이는 인쇄회로기판
2 2
제 1항에 있어서,상기 연결부는, 구리, 알루미늄 및 은 중 적어도 하나의 금속성 물질을 포함하는 금속 페이스트로 형성되는 인쇄회로기판
3 3
제 1항에 있어서,상기 전자 소자는 접착 페이스트에 의해 상기 제 1 절연층 내에 부착되며,상기 연결부는 상기 칩 연결 단자의 상부 면을 덮는 구조로 상기 칩 연결단자와 직접 접촉하는 인쇄회로기판
4 4
삭제
5 5
삭제
6 6
제 1항에 있어서,상기 전자 소자는 수동 소자 및 능동 소자 중 적어도 하나를 포함하는 인쇄회로기판
7 7
캐리어 보드 위에 내층 회로 패턴을 형성하는 단계;상기 형성된 내층 회로 패턴을 마스크로 하여 도포된 접착 페이스트 위에 칩 연결 단자가 구비된 전자 소자를 부착하는 단계;상기 캐리어 보드 위에 상기 내층 회로 패턴 및 전자 소자를 매립하는 제 1 절연층을 형성하는 단계;상기 캐리어 보드를 분리하여, 상기 제 1 절연층의 제 1면을 통해 상기 내층 회로 패턴 및 전자 소자의 칩 연결 단자를 외부로 노출시키는 단계;상기 노출된 내층 회로 패턴을 식각하여, 상기 제 1 절연층 내에 매립된 제 1 회로 패턴을 형성하는 단계;상기 제 1 절연층 위에 상기 노출된 내층 회로 패턴 및 칩 연결 단자를 덮는 제 2 절연층을 형성하는 단계;상기 제 2 절연층 내에 상기 칩 연결 단자를 노출하는 비아홀을 형성하고, 상기 형성된 비아홀 내부에 금속 페이스트를 인쇄하는 단계; 및상기 제 2 절연층 내에 형성된 금속 페이스트 위에 상기 칩 연결 단자와 전기적으로 연결되는 제 2 회로패턴을 형성하는 단계를 포함하며,상기 제 1 회로 패턴 및 칩 연결 단자의 노출 면은 상기 제 1 절연층의 제 1면과 동일한 평면상에 놓이는 인쇄회로기판의 제조 방법
8 8
삭제
9 9
삭제
10 10
삭제
11 11
제 7항에 있어서,상기 인쇄된 금속 페이스트에 의해 형성되는 연결부는 상기 노출된 칩 연결 단자와 직접적으로 연결되는 인쇄회로기판의 제조 방법
12 12
제 7항에 있어서,상기 금속 페이스트를 인쇄하는 단계는구리, 알루미늄 및 은 중 적어도 하나의 금속성 물질을 도포하는 단계를 포함하는 인쇄회로기판의 제조 방법
13 13
제 7항에 있어서,상기 캐리어 보드가 제거되면, 상기 제 1 절연층을 뒤집어 상기 노출된 제 1 회로 패턴 및 칩 연결 단자가 상부를 향하도록 하는 단계를 더 포함하는 인쇄회로기판의 제조 방법
14 14
삭제
15 15
제 7항에 있어서,상기 제 2 절연층을 형성하는 단계는상기 전자 소자의 주변부를 둘러싸는 구조의 적어도 1 이상의 제 1 절연 적층군과, 상기 제 1 절연 적층군의 상부를 덮는 제 2 절연 적층군을 어라인하는 단계와,상기 어라인된 제 1 및 2 절연 적층군 위에 외각 절연층을 적층하는 단계와,상기 제 1 및 2 절연 적층군과 외각 절연층을 가열 가압하는 단계를 포함하는 인쇄회로기판의 제조 방법
16 16
제 7항에 있어서,상기 제 2 절연층의 상면에 상기 제 2 회로 패턴의 상면을 노출하는 보호층을 형성하는 단계가 더 포함되는 인쇄회로기판의 제조 방법
17 17
제 7항에 있어서,상기 전자 소자는 능동 소자 및 수동 소자 중 적어도 하나를 포함하는 인쇄회로기판의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.