| 1 |
1
절연 기판,상기 절연 기판 내에 매립되어 실장되며, 적어도 2개의 단자를 가지는 전자 소자,상기 절연 기판에 형성되며 상기 전자 소자의 단자를 개방하는 비아홀,상기 비아홀의 측면에 도전성 입자가 흡착되어 있는 도전성흡착층, 상기 도전성흡착층 위의 상기 비아홀의 측면에만 형성되는 제1 금속층, 그리고상기 도전성 흡착층 위에 상기 비아홀을 매립하며 상기 절연 기판의 상면으로 확장되어 있는 전도성 비아를 포함하며,상기 제1 금속층은 상기 전자 소자의 단자와 동일한 금속으로 형성되는 인쇄회로기판
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 도전성 입자는 탄소입자인 인쇄회로기판
|
| 4 |
4
제1항에 있어서,상기 도전성흡착층은 상기 제1 금속층의 전해 도금의 씨드층인 인쇄회로기판
|
| 5 |
5
제1항에 있어서,상기 제1 금속층은 주석을 포함하는 합금으로 형성되는 인쇄회로기판
|
| 6 |
6
제1항에 있어서,상기 전자 소자의 단자는 주석으로 표면처리되어 있는 인쇄회로기판
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
제1항에 있어서,상기 절연 기판은 상기 전자 소자를 매립하는 실장홀이 형성되는 코어 절연층, 그리고상기 코어 절연층의 상부 또는 하부에 형성되는 상부 또는 하부 절연층을 포함하는 인쇄회로기판
|
| 12 |
12
제1항에 있어서,상기 전자 소자는 수동 소자인 인쇄회로기판
|
| 13 |
13
코어 절연층을 형성하는 단계,상기 코어 절연층에 실장홀을 형성하고 상기 실장홀에 전자 소자를 실장하는 단계,상기 전자 소자를 덮는 상부 또는 하부 절연층을 형성하는 단계,상기 상부 또는 하부 절연층에 상기 전자 소자의 단자를 노출하는 비아홀을 형성하는 단계,상기 비아홀의 측면의 상기 절연층을 양의 전하를 갖도록 대전하고, 음의 전하를 가지는 도전성 입자를 흡착하여 도전성 흡착층을 형성하는 단계, 상기 도전성 흡착층을 씨드로 전해 도금하여 상기 비아홀의 측면에만 도금층을 형성하는 단계, 그리고상기 비아홀을 매립하며 상기 전자 소자와 전기적으로 연결되는 전도성 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법
|
| 14 |
14
제13항에 있어서,상기 도전성 입자는 탄소 입자인 인쇄회로기판의 제조 방법
|
| 15 |
15
제13항에 있어서, 상기 절연층에 열을 가하여 상기 절연층에 선택적으로 상기 도전성 입자를 흡착하는 단계를 포함하는 인쇄회로기판의 제조 방법
|
| 16 |
16
제13항에 있어서,상기 전자 소자는 수동 소자인 인쇄회로기판의 제조 방법
|
| 17 |
17
제13항에 있어서,상기 도금층은 주석을 포함하는 합금을 전해도금하여 형성하는 인쇄회로기판의 제조 방법
|
| 18 |
18
제13항에 있어서,상기 전도성 비아는 구리를 포함하는 합금을 전해도금하여 형성하는 인쇄회로기판의 제조 방법
|
| 19 |
19
제13항에 있어서,상기 전도성 비아는 상기 전자 소자의 단자의 상부 및 하부에 각각 형성하는 인쇄회로기판의 제조 방법
|
| 20 |
20
제13항에 있어서,상기 전자 소자의 단자는 주석으로 표면처리되어 있는 인쇄회로기판의 제조 방법
|
