| 1 |
1
관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 배치된 회로패턴층; 상기 절연층의 다른 면 상에 배치된 방열부;상기 절연층과 상기 회로패턴층 사이에 개재하는 제1 접착층; 상기 절연층과 상기 방열부 사이에 개재하는 제2 접착층; 상기 관통홀에 의해 노출된 방열부의 부분 상에 실장되는 칩을 포함하는 칩 패키지
|
| 2 |
2
제1항에 있어서,상기 칩은 와이어에 의해 상기 회로패턴층과 접속되는 칩 패키지
|
| 3 |
3
제2항에 있어서, 상기 회로패턴층 상에 상기 와이어와의 접속 부분을 제외하고 형성된 솔더 레지스트층을 더 포함하는 칩 패키지
|
| 4 |
4
제1항에 있어서, 상기 절연층은 폴리이미드로 이루어진 칩 패키지
|
| 5 |
5
제1항에 있어서, 상기 방열부는 알루미늄(Al), 구리(Cu), 은(Ag)중 하나 또는 이들의 합금인 칩 패키지
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서, 상기 칩은 열 전도성 페이스트를 이용하여 상기 방열부의 부분에 실장되는 칩 패키지
|
| 8 |
8
절연층의 양면에 각각 제1 접착층 및 제2 접착층을 형성하고,상기 제1 접착층 상에 회로패턴층을 형성하고, 상기 절연층에 관통홀을 형성하고,상기 제2 접착층 상에 방열부를 형성하고,상기 관통홀에 의해 노출된 방열부의 부분 상에 칩을 실장하는 것을 포함하는 칩 패키지 제조 방법
|
| 9 |
9
제8항에 있어서, 상기 절연층은 폴리이미드로 이루어진 칩 패키지 제조 방법
|
| 10 |
10
제8항에 있어서, 상기 회로패턴층을 표면 처리하여 도금층을 형성하는 것을 더 포함하는 칩 패키지 제조 방법
|
| 11 |
11
제8항에 있어서, 상기 방열부를 형성하기 전에 상기 회로패턴층 상에 회로 보호를 위한 솔더 레지스트층을 형성하는 것을 더 포함하는 칩 패키지 제조 방법
|
| 12 |
12
제8항에 있어서, 상기 칩과 상기 회로패턴층을 와이어를 통해 접속하는 것을 더 포함하는 칩 패키지 제조 방법
|
| 13 |
13
삭제
|
