1 |
1
기저층;상기 기저층 상부에 형성된 다이패드부 및 본딩패드부; 상기 본딩패드부 상에 형성된 Ni 박막도금층; 및상기 Ni 박막도금층 상에 Ag 또는 Pd를 도금하여 형성된 박막도금층을 포함하되,상기 Ni 박막도금층은 0
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
청구항 1에 있어서, 상기 다이패드부 및 상기 본딩패드부는 Cu를 포함하여 형성된 회로기판
|
6 |
6
청구항 5에 있어서, 상기 기저층 하부에 형성된 솔더볼 패드;상기 기저층을 관통하여 형성된 전도성 비아홀; 을 더 포함하고,상기 다이패드부와 상기 본딩패드부 중 적어도 어느 하나는 상기 전도성 비아홀을 매개로 상기 솔더볼 패드와 전기적으로 접속되는 회로기판
|
7 |
7
기저층 상부에 다이패드부 및 본딩패드부가 형성된 회로기판;상기 다이패드부 상에 실장되는 반도체 칩;상기 반도체 칩과 상기 본딩패드부를 연결하는 본딩와이어; 및상기 반도체 칩을 몰딩하는 몰딩부를 포함하되,상기 본딩패드부 상에는 Ni 박막도금층, Ag 또는 Pd로 형성된 박막도금층이 순차 적층되고,상기 Ni 박막도금층은 0
|
8 |
8
삭제
|
9 |
9
삭제
|
10 |
10
삭제
|
11 |
11
청구항 7에 있어서, 상기 본딩와이어는 Cu를 포함하여 형성된 반도체 패키지
|
12 |
12
청구항 11에 있어서, 상기 다이패드부 및 상기 본딩패드부는 Cu를 포함하여 형성된 반도체 패키지
|
13 |
13
청구항 12에 있어서, 상기 회로기판은,상기 기저층 타면에 형성된 솔더볼 패드;상기 기저층을 관통하여 형성되고, 상기 다이패드부와 상기 본딩패드부 중 적어도 어느 하나를 상기 솔더볼 패드와 전기적으로 접속시키는 전도성 비아홀; 을 더 포함하는 반도체 패키지
|
14 |
14
기저층 상에 다이패드부 및 본딩패드부를 형성하고,상기 본딩패드부 상에 Ni를 도금하여 0
|
15 |
15
삭제
|
16 |
16
삭제
|
17 |
17
삭제
|
18 |
18
청구항 14에 있어서,상기 다이패드부 및 본딩패드부를 형성하는 것은,상기 기저층상에 Cu 층을 적층하고,상기 Cu 층을 패터닝하는 것을 포함하여 이루어지는 회로기판 제조방법
|
19 |
19
기저층 상에 다이패드부 및 본딩패드부를 형성하고, 상기 본딩패드부 상에 Ni를 도금하여 0
|
20 |
20
청구항 19에 있어서, 상기 본딩와이어는 Cu를 포함하여 형성되는 반도체 패키지 제조방법
|
21 |
21
청구항 19 또는 20에 있어서, 기저층 상에 다이패드부 및 본딩패드부를 형성하는 것은,상기 기저층상에 Cu 층을 적층하고,상기 Cu 층을 패터닝하는 것을 포함하여 이루어지는 반도체 패키지 제조방법
|