| 1 |
1
상부에 2DEG 층을 포함하는 질화물 반도체 버퍼층;상기 버퍼층 상에 위치하는 장벽층;상기 장벽층 상에 위치하는 캡층;상기 캡층 상에 위치하는 소스 및 드레인 전극;상기 소스 및 드레인 전극 사이에 위치하고, 상기 캡층 및 장벽층을 관통하여 상기 버퍼층의 2DEG 층에 이르도록 형성되는 리세스 영역에 위치하고 적어도 상기 2DEG 층에 위치하는 금속 채널 전극;상기 금속 채널 전극 상에 위치하고 상기 리세스 영역 내에 적어도 일부가 위치하는 절연층; 및상기 절연층 상에 위치하는 게이트 전극을 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 2 |
2
제 1항에 있어서, 상기 게이트 전극은 상기 리세스 영역 내에 적어도 일부가 위치하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 3 |
3
제 1항에 있어서, 상기 캡층은 AlyGa1-yN(0 ≤ y ≤ 1)을 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 4 |
4
제 1항에 있어서, 상기 캡층의 두께는 1 내지 5 nm인 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 5 |
5
제 1항에 있어서, 상기 금속 채널 전극은, 상기 2DEG 층부터 상기 장벽층의 적어도 일부에 걸쳐서 위치하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 6 |
6
제 1항에 있어서, 상기 금속 채널 전극은 상부가 상기 장벽층을 넘지 않도록 위치하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 7 |
7
제 1항에 있어서, 상기 금속 채널 전극은 Ti 및 Al 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 8 |
8
제 1항에 있어서, 상기 절연층은, SiO2, SiN, TiO2, ZnO, Al2O3, 및 비정질 AlN 중 어느 하나를 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자
|
| 9 |
9
기판 상에 질화물 반도체 버퍼층을 형성하는 단계;상기 버퍼층 상에 장벽층을 형성하는 단계;상기 장벽층 상에 캡층을 형성하는 단계;상기 캡층 상에 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극 사이의 위치에 상기 캡층부터 상기 버퍼층의 일부까지 제거하는 리세스 영역을 형성하는 단계;상기 리세스 영역에 적어도 상기 장벽층 높이까지 금속 채널 전극을 형성하는 단계;상기 금속 채널 전극 상에 상기 리세스 영역 내에 적어도 일부가 위치하도록 절연층을 형성하는 단계; 및상기 절연층 상에 상기 리세스 영역 내에 적어도 일부가 위치하도록 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조방법
|
| 10 |
10
제 9항에 있어서, 상기 리세스 영역을 형성하는 단계는, 건식 식각에 의하여 형성되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조방법
|
| 11 |
11
제 9항에 있어서, 상기 절연층은 상기 금속 채널 전극 상에서 캡층 상에 연장되어 형성되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조방법
|
| 12 |
12
제 9항에 있어서, 상기 리세스 영역은, 1 내지 20 nm의 깊이로 형성되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조방법
|
