| 1 |
1
기판;상기 기판 상에 형성된 제 1 GaN층;상기 제 1 GaN층 상에 형성되는 AlGaN층;상기 AlGaN층 상에 형성되고, p형 GaN 접합층을 포함하는 제 2 GaN층; 및상기 제 2 GaN층 상에 형성되는 게이트 전극을 포함하되,상기 p형 GaN 접합층은,상기 게이트 전극의 일부와 접촉하고,상기 p형 GaN 접합층은,제 1 접합층 및 제 2 접합층을 포함하고,상기 제 1 접합층은 상기 게이트 전극의 일측 하부에 접촉하고,상기 제 2 접합층은 상기 게이트 전극의 타측 하부에 접촉하는 것인 반도체 소자
|
| 2 |
2
제1항에 있어서, 상기 제 2 GaN층은 홈을 구비하고,상기 p형 GaN 접합층은 상기 홈 상에 형성되는 것인 반도체 소자
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 p형 GaN 접합층은,복수 개의 접합층을 포함하고,상기 복수 개의 접합층은 횡방향으로 이격하여 배치되도록 형성되는 것인 반도체 소자
|
| 5 |
5
제1항에 있어서, 상기 p형 GaN 접합층은,상기 AlGaN층의 일부와 접촉하는 것인 반도체 소자
|
| 6 |
6
제5항에 있어서,상기 제 2 GaN층은 홀을 구비하고,상기 p형 GaN 접합층은 상기 홀에 삽입되도록 형성되는 것인 반도체 소자
|
| 7 |
7
제1항에 있어서, 상기 p형 GaN 접합층은,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자
|
| 8 |
8
제1항에 있어서, 상기 p형 GaN 접합층은,1nm ~ 100nm의 두께로 형성되는 것인 반도체 소자
|
| 9 |
9
제1항에 있어서, 상기 p형 GaN 접합층은,트렌치(trench) 형태, 브이-그루브(V-groove) 형태 및 반원 형태 중 적어도 하나의 형태를 구비하는 것인 반도체 소자
|
| 10 |
10
제1항에 있어서,상기 p형 GaN 접합층의 p형 불순물의 농도는 1E17/cm3 ~ 1E21/cm3인 것인 반도체 소자
|
| 11 |
11
제1항에 있어서, 상기 p형 GaN 접합층의 p형 불순물의 농도는, 특정 방향 및 특정 기울기로 연속적으로 변화하는 것인 반도체 소자
|
| 12 |
12
제1항에 있어서,상기 p형 GaN 접합층의 p형 불순물은 Mg인 것인 반도체 소자
|
| 13 |
13
기판 상에 제 1 GaN층을 형성하는 단계;상기 제 1 GaN층 상에 AlGaN층을 형성하는 단계;상기 AlGaN층 상에 제 2 GaN층을 형성하는 단계;상기 제 2 GaN층 상에 산화막층을 형성하는 단계;상기 산화막층을 선택적으로 식각하여 p형 GaN 접합영역을 정의하는 단계;상기 p형 GaN 접합영역을 식각하여 상기 제 2 GaN층 상에 홈을 형성하는 단계;상기 홈 상에 p형 GaN 접합층을 형성하는 단계;상기 산화막층을 제거하는 단계; 및상기 제 2 GaN층 상에 게이트 전극을 형성하는 단계를 포함하되,상기 p형 GaN 접합층은,상기 게이트 전극의 일부와 접촉하도록 형성되는 것인 반도체 소자의 제조방법
|
| 14 |
14
제13항에 있어서, 상기 p형 GaN 접합층은,제 1 접합층 및 제 2 접합층을 포함하고,상기 제 1 접합층은 상기 게이트 전극의 일측 하부에 접촉되고,상기 제 2 접합층은 상기 게이트 전극의 타측 하부에 접촉되도록 형성되는 것인 반도체 소자의 제조방법
|
| 15 |
15
제13항에 있어서, 상기 p형 GaN 접합층은,유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자의 제조방법
|
| 16 |
16
제13항에 있어서, 상기 산화막층은,SiO2를 포함하는 것인 반도체 소자의 제조방법
|
| 17 |
17
제13항에 있어서, 상기 산화막층은,50nm ~ 1000nm의 두께로 형성되는 것인 반도체 소자의 제조방법
|
| 18 |
18
제13항에 있어서, 상기 p형 GaN 접합층은,1nm ~ 100nm의 두께로 형성되는 것인 반도체 소자의 제조방법
|
